Intel Agilex® 7 エンベデッド・メモリー・ユーザーガイド

ID 683241
日付 4/10/2023
Public
ドキュメント目次

2.9.1. 転送ロジック

パイプラインでは、転送ロジックを使用してデータの転送を実行し、命令サイクルを短縮することができます。

コヒーレント読み出しの機能と転送ロジックを使用すると、コヒーレントなデータの読み出し、データのコンテンツでの演算 (算術演算または論理演算、あるいはその両方)、および同じメモリー位置へのデータの書き戻しを、単一のクロックサイクル内で行うことができます。

図 13. コヒーレント読み出しメモリー回路 (簡略版) と転送ロジックの例
図 14. M20K ブロックの出力がレジスターされない場合のパイプラインの波形次の図は、読み出しイネーブル (rden) 信号が High の状態のパイプラインの波形を表しています。
図 15. M20K ブロックの出力がレジスターされる場合のパイプラインの波形次の図は、書き込みイネーブル (wren) 信号が High の状態のパイプラインの波形を表しています。

コヒーレント読み出しの機能を有効にして転送ロジックを実装すると、M20K ブロックの出力は、レジスターされる/されないのいずれかにすることができます。コヒーレンシー回路のレイテンシーを M20K ブロックのハードウェア境界内で一致させるには、場合によっては、パイプライン・レジスターを wren パスと wraddress パスに手動で追加する必要があります。これについては、次の表で説明します。

表 12.  パイプライン・レジスターの要件
出力レジスター wren および wraddress の追加パイプライン・レジスター
レジスターされない 0
レジスターされる 1