Intel Agilex® 7 エンベデッド・メモリー・ユーザーガイド

ID 683241
日付 4/10/2023
Public
ドキュメント目次

4.1.7. パラメーター設定の手動変更

IP のパラメーター・エディターを使用して IP を生成している場合は、このフローを使用し、指定されているメモリーモード内でパラメーターの設定を変更することができます。ただし、メモリーモードを変更する場合は、IP のパラメーター・エディターを使用して IP をコンフィグレーションし、再生成します。

次の手順に従い、パラメーターの設定を手動で変更します。

  1. Verilog デザインファイルを検索します: <project directory>/<project name_software version>/synth/<projectName_coreName_QuartusVersion_random>.v
  2. デザインファイルでパラメーターの設定を変更します。パラメーターと信号の項で指定されているとおり、正当なパラメーターの値のみを使用してください。これに従わない場合は、コンパイルエラーが発生します。
  3. インテル® Quartus® Prime 開発ソフトウェアを使用し、デザインをコンパイルします。

例えば、次のコードは、ECC の機能を有効にし、初期化ファイルを指定しています。

altera_syncram_component.enable_ecc = "TRUE", altera_syncram_component.ecc_pipeline_stage_enabled = "FALSE", altera_syncram_component.init_file = "mif1.mif",

ECC の機能を無効にし、別の .mif ファイルを指定するには、次のように変更します。

altera_syncram_component.enable_ecc = "FALSE", altera_syncram_component.ecc_pipeline_stage_enabled = "FALSE", altera_syncram_component.init_file = "mif2.mif",