Intel Agilex® 7 エンベデッド・メモリー・ユーザーガイド

ID 683241
日付 4/10/2023
Public
ドキュメント目次

4.3.7. FIFO の準安定状態の保護および関連オプション

FIFO Intel® FPGA IP のパラメーター・エディターは、合計レイテンシー、クロック同期、準安定状態の保護、エリア、および fMAX のオプションを DCFIFO のグループ設定として提供します。
表 45.  レイテンシーと関連オプションに関する DCFIFO のグループ設定次の表は、利用可能なグループ設定を示しています。
グループ設定 備考
Lowest latency but requires synchronized clocks このオプションでは、1 つの同期ステージを使用します。準安定状態の保護はありません。最小サイズを使用し、優れた fMAX を提供します。

このオプションは、読み出しクロックと書き込みクロックが関連するクロックである場合に選択します。

Minimal setting for unsynchronized clocks このオプションでは、2 つの同期ステージを使用します。優れた準安定状態の保護を備えます。中サイズを使用して、優れた fMAX を提供します。
Best metastability protection, best fmax and unsynchronized clocks このオプションでは、3 つ以上の同期ステージを使用します。最高の準安定状態の保護を備えます。最大サイズを使用しますが、最高の fMAX を提供します。

レイテンシーと関連オプションのグループ設定は、FIFO Intel® FPGA IP のパラメーター・エディターを介して利用することができます。この設定は主に、選択しているグループ設定に応じて同期ステージの数を決定します。また、必要な同期ステージの数は、WRSYNC_DELAYPIPE パラメーターおよび RDSYNC_DELAYPIPE パラメーターを介して設定することも可能です。ただし、実際の同期ステージの数と、さまざまなターゲットデバイスで設定されるパラメーターの値の関連性を理解する必要があります。

設定される number of synchronization stages は、WRSYNC_DELAYPIPE および RDSYNC_DELAYPIPE パイプライン・パラメーターの値に関連付けられます。場合によっては、これらのパイプライン・パラメーターは内部で 2 縮小されて、実際の同期ステージを反映します。

次の式は、実際の同期ステージとパイプライン・パラメーターの関係を示しています。

実際の同期ステージ = パイプライン・パラメーターの値 - 2

注: WRSYNC_DELAYPIPE および RDSYNC_DELAYPIPE パラメーターに割り当てられる値は、内部で 2 縮小されて、実装される実際の同期ステージを表します。したがって、これらのパラメーターのデフォルト値の 3 は、単一の同期パイプステージに対応します。値が 4 の場合は、2 つの同期ステージになります。準安定状態の保護には、4 (2 つの同期ステージ) を選択します。

タイミング・アナライザーには、デザインの非同期転送の堅牢性を算出し、検出されたすべての同期レジスターチェーンの平均故障間隔 (MTBF) を詳細に示すレポートを生成する機能が含まれています。このレポートには、DCFIFO の非同期クロックドメイン間に適用している同期パイプラインでの MTBF 解析が含まれます。その後、必要な MTBF 仕様の範囲を満たすために使用する同期ステージの数を決定することができます。