Intel Agilex® 7 エンベデッド・メモリー・ユーザーガイド

ID 683241
日付 4/10/2023
Public
ドキュメント目次

4.3.2. コンフィグレーション方法

表 38.  コンフィグレーション方法FIFO Intel® FPGA IP コアは、次の表に示されている方法でコンフィグレーションおよび構築することができます。
方法 詳細
FIFO のパラメーター・エディターを使用する インテル® では、この方法を使用してFIFO Intel® FPGA IP コアを構築することを推奨しています。この方法は、FIFO Intel® FPGA IP コアをコンフィグレーションして構築する効率的な方法です。FIFO のパラメーター・エディターは、FIFO Intel® FPGA IP コアを容易にコンフィグレーションするためのオプションを提供します。

FIFO Intel® FPGA IP コアのパラメーター・エディターには、IP Catalog の Basic Functions > On Chip Memory > FIFO からアクセスすることができます。10

FIFO Intel® FPGA IP コアを手動でインスタンス化する この方法は、熟練ユーザーのみが使用してください。この方法を使用する場合は、IP コアの詳細な仕様を理解している必要があります。使用する入力ポートと出力ポート、および割り当てられるパラメーターの値が、ターゲットデバイスにインスタンス化する FIFO Intel® FPGA IP コアに対して有効なことを確認する必要があります。
10 dcfifo または scfifo は、お使いの FIFO のプラットフォーム・デザイナー・システムのエンティティー名として使用しないでください。