Intel Agilex® 7 エンベデッド・メモリー・ユーザーガイド

ID 683241
日付 4/10/2023
Public
ドキュメント目次

3.1. メモリーブロックの選択についての考慮事項

インテル® Quartus® Prime 開発ソフトウェアは、デザインのスピードとサイズの制約に基づき、ユーザーが定義するメモリーをエンベデッド・メモリー・ブロックに自動的に分割します。 例えば、 インテル® Quartus® Prime 開発ソフトウェアでは、メモリーを利用可能な複数のメモリーブロックに分散することで、デザインのパフォーマンスを向上させることが可能です。

MLAB の場合は、 インテル® Quartus® Prime 開発ソフトウェアを使用し、エミュレーションを介してシングルポート SRAM を実装することができます。エミュレーションにより、ロジックリソースの追加使用が最小限に抑えられます。

MLAB の兼用アーキテクチャーのため、ブロックには、データ入力レジスター、出力レジスター、および書き込みアドレスレジスターのみがあります。MLAB は、ALM から読み出しアドレスレジスターを取得します。
注: Intel Agilex® 7 デバイスの場合、許可されている割り当て位置は M20K_X<number>_Y<number>_N<number> ですが、Resource Property Editor とタイミング・アナライザーは、M20K ブロックの位置を EC_X<number>_Y<number>_N<number> として報告します。エンベデッド・セル (EC) は、M20K ブロックのサブロケーションです。