Intel Agilex® 7 エンベデッド・メモリー・ユーザーガイド

ID 683241
日付 4/10/2023
Public
ドキュメント目次

2.7. Intel Agilex® 7 エンベデッド・メモリーのコンフィグレーション

表 10.  サポートされているエンベデット・メモリー・ブロックのコンフィグレーション次の表は、 Intel Agilex® 7 のエンベデッド・メモリー・ブロックでサポートされる最大のコンフィグレーションを一覧にしています。
エンベデッド・メモリー・ブロック 深度 (ビット) プログラム可能な幅
MLAB 32 ×16、×18、×20
M20K 512 ×32 または ×40
注: シンプル・デュアルポートの場合のみ
1024 ×20
注: シンプル・デュアルポートおよびトゥルー・デュアルポートの場合
2048 ×10
注: シンプル・デュアルポート、トゥルー・デュアルポート、およびシンプル・クアッドポートの場合
eSRAM 1024 3 x64 3
3 eSRAM チャネルの深さと幅をプログラムで縮小することで、消費電力の削減を実現することができます。詳細に関しては、eSRAM Intel Agilex® FPGA IP のセクションを参照してください。