このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。
2.1. Intel Agilex® 7 M シリーズ M20K ブロックのファブリック・ネットワークオンチップ (NoC)
2.2. Intel Agilex® 7エンベデッド・メモリー・ブロックにおけるバイト・イネーブル
2.3. アドレス・クロック・イネーブルのサポート
2.4. 非同期クリアと同期クリア
2.5. メモリーブロックの誤り訂正コード (ECC) のサポート
2.6. Intel Agilex® 7エンベデッド・メモリーのクロックモード
2.7. Intel Agilex® 7 エンベデッド・メモリーのコンフィグレーション
2.8. Force-to-Zero
2.9. コヒーレント読み出しメモリー
2.10. フリーズロジック
2.11. トゥルー・デュアルポートのデュアルクロック・エミュレーター
2.12. 読み出しアドレスレジスターと書き込みアドレスレジスターの初期値
2.13. M20K ブロックのタイミングまたは消費電力の最適化機能
2.14. Intel Agilex® 7 でサポートされるエンベデッド・メモリー IP
4.3.1. FIFO Intel® FPGA IP のリリース情報
4.3.2. コンフィグレーション方法
4.3.3. 仕様
4.3.4. FIFO の機能におけるタイミング要件
4.3.5. SCFIFO の ALMOST_EMPTY 機能のタイミング
4.3.6. FIFO の出力ステータスフラグとレイテンシー
4.3.7. FIFO の準安定状態の保護および関連オプション
4.3.8. FIFO の同期クリアと非同期クリアの影響
4.3.9. SCFIFO および DCFIFO の Show-ahead モード
4.3.10. 異なる入力幅と出力幅
4.3.11. DCFIFO のタイミング制約の設定
4.3.12. 手動インスタンス化のコーディング例
4.3.13. デザイン例
4.3.14. クロック・ドメイン・クロッシングでのグレイコード・カウンター転送
4.3.15. エンベデッド・メモリーの ECC 機能に関するガイドライン
4.3.16. FIFO Intel® FPGA IP のパラメーター
4.3.17. リセットスキーム
4.2.2. eSRAM システムの機能
eSRAM システムは、同時読み出しおよび書き込み要求の処理、データの整合性および一貫性の確保、電力効率の最大化に向けた機能を提供します。
特定の eSRAM システムでは、750MHz の最大周波数を達成することができます。利用可能な eSRAM システムの数は、使用している Intel Agilex® 7 デバイスによって異なります。
eSRAM システム内のすべてのメモリーポートには、1 つの書き込みポートと 1 つの読み出しポートがあり、同時読み出しおよび書き込み要求を処理することができます。各ポートでは、独自のバンクにのみアクセスすることができます。それにより、それぞれのポートが隣接するポートから独立していることを保証します。
eSRAM システムには誤り訂正コード (ECC) があります。ECC は、ユーザーがアクセスすることができるデータ容量を消費することで常に有効になっています。ECC では、書き込みデータを拡張ハミングコードでエンコードし、シングルビット・エラー訂正とダブルビット・エラー検出 (SECDED) に読み出しデータをデコードすることにより、データの整合性を向上させることができます。
Write Forwarding と呼ばれるデータ・コヒーレンシーの機能があります。これを使用すると、同じ eSRAM メモリー位置への同時書き込みおよび読み出しアクセスの処理が可能になります。書き込みポートの書き込みデータが読み出しポートに転送されます。ターゲットの SRAM バンクからは読み出されません。その後、書き込みデータはターゲットの eSRAM バンクに書き込まれます。