Intel Agilex® 7 エンベデッド・メモリー・ユーザーガイド

ID 683241
日付 4/10/2023
Public
ドキュメント目次

4.2.4. eSRAM Intel Agilex® FPGA IP のインターフェイス信号

次の表は、eSRAM Intel Agilex® FPGA IP インターフェイスの入力信号と出力信号を示しています。
表 36.  eSRAM Intel Agilex® FPGA IP の入力信号と出力信号
信号 方向 詳細
clock 入力 1 リファレンス・クロックを提供します。
p<port_number>_data 入力

1–64

の範囲
1 から 64 ビット
p<port_number>_rdaddress 入力

10–16

の範囲
メモリーの読み出しアドレスです。チャネルで有効になっているバンク数によって異なります。
注: 無効なアドレスからの読み出しを試みると、返されるデータはランダムであり、値を伴いません。
p<port_number>_rden 入力 1 rdaddress ポートのアクティブ High 読み出しイネーブル入力です。
p<port_number>_sd 入力 1 アクティブ High の信号で、ポートを動的にシャットダウンします。この信号は、ポート内のバンクのペリフェラルおよびメモリーコアへの電力をシャットダウンします。メモリーデータは維持されません。eSRAM システムで使用するチャネル数を選択する際に静的にシャットダウンされるチャネルのほかにも、ポートはランタイムに動的にシャットダウンすることができます。
注: ポートがシャットダウンされると、メモリーの内容は保持されません。
p<port_number>_wraddress 入力

10–16

の範囲
メモリーの書き込みアドレスです。ポートで有効になっているバンク数によって異なります。
注: 無効なアドレスへの書き込みでは、ターゲットにしているバンクに電力が供給されていないため、何も発生しません。
p<port_number>_wren 入力 1 wraddress ポートのアクティブ High 書き込みイネーブル入力です。
p<port_number>_q 出力

1–64

の範囲
1 から 64 ビット
p<port_number>_eccflags 出力 2 p<port_number>_eccflags[0] は、エラーの検出を表しています。eSRAM から取得した読み出しデータで ECC エラーが発生している際にアサートされます。p<port_number>_eccflags[1] は、エラーの訂正を表しています。ECC エラーが正常に訂正されており、メモリーの内容が訂正されたデータで更新されていない場合にアサートされます。