Intel Agilex® 7 エンベデッド・メモリー・ユーザーガイド

ID 683241
日付 4/10/2023
Public
ドキュメント目次

2.2. Intel Agilex® 7エンベデッド・メモリー・ブロックにおけるバイト・イネーブル

Intel Agilex® 7のエンベデッド・メモリー・ブロックは、バイト・イネーブル制御をサポートします。
  • バイト・イネーブル制御では入力データをマスクするため、データの特定のバイトのみが書き込まれます。書き込まれないバイトでは、以前に書き込まれた値が保持されます。
  • 書き込みイネーブル (wren) 信号は、バイト・イネーブル (byteena) 信号とともにエンベデッド・メモリー・ブロック上の書き込み動作を制御します。デフォルトで、byteena信号はHigh (有効) になっており、wren信号のみで書き込みを制御します。
  • バイト・イネーブル・レジスターにはclearポートがありません。
  • byteena信号のLSBはデータバスのLSBに対応します。
  • バイト・イネーブル信号はアクティブHighです。
  • バイト・イネーブル信号のバイト幅は、エンベデッド・メモリーIPのパラメーター・エディターで選択しているメモリーブロックに応じて異なる場合があります。