Intel Agilex® 7 エンベデッド・メモリー・ユーザーガイド

ID 683241
日付 4/10/2023
Public
ドキュメント目次

4.1.2. RAM: 1-PORT Intel® FPGA IP のパラメーター

次の表に、RAM: 1-PORT Intel® FPGA IP のパラメーターを示します。
表 24.  RAM: 1-PORT Intel® FPGA IP のパラメーターの説明
パラメーター 選択可能な値 詳細
パラメーター設定: Widths/Blk Type/Clks
How wide should the ‘q’ output bus be? 「q」出力バスの幅を指定します。
How many words of memory? ビットワードの数を指定します。
What should the memory block type be
  • Auto
  • MLAB
  • M20K
  • LCs
メモリーブロックのタイプを指定します。選択可能なメモリーブロックのタイプは、ターゲットデバイスによって異なります。
Set the maximum block depth to
  • Auto: Auto3264128256512102420484096
  • MLAB: Auto32
  • M20K: Auto51210242048
  • LCs: Auto
最大ブロック深度をワード数で指定します。
How should the memory be implemented?
  • Use default logic cell style
ロジックセルの実装方法を指定します。
  • 小さく速いメモリー容量が必要な場合は、Use default logic cell style を選択します。
Which clocking method would you like to use?
  • Single clock
  • Dual clock: use separate ‘input’ and ‘output’ clocks
使用するクロック供給方式を指定します。
  • Single clock - 単一のクロックとクロックイネーブルでメモリーブロックのすべてのレジスターを制御します。
  • Dual clock: use separate ‘input’ and ‘output’ clocks - 入力クロックでは、エンベデッド・メモリー・ブロックへのデータ入力に関係するすべてのレジスターを制御します。これには、データ、アドレス、バイト・イネーブル、読み出しイネーブル、および書き込みイネーブルが含まれます。出力クロックでは、データ出力レジスターを制御します。
パラメーター設定: Regs/Clkens/Byte Enable/Aclrs
Which ports should be registered?
次のオプションを利用することができます。
  • ‘data’ and ‘wren’ input ports
  • ‘address’ input port
  • ‘q’ output port
On/Off 入力および出力ポートをレジスターするかを指定します。
Create one clock enable signal for each clock signal.
注: レジスターされるポートはすべて、イネーブル信号で制御されます。
On/Off 各クロック信号にクロックイネーブル信号を 1 つ作成するオプションをオンにするかを指定します。
More Options Use clock enable for port A input registers On/Off クロックイネーブルをポート A の入力レジスターに使用するかを指定します。
Use clock enable for port A output registers On/Off クロックイネーブルをポート A の出力レジスターに使用するかを指定します。
Create an ‘addressstall_b’ input port. On/Off addressstall_a 入力ポートを作成するかを指定します。このポートを作成すると、アドレスレジスターに対するアクティブ Low の追加クロックイネーブル入力として機能させることができます。
Create byte enable for port A On/Off ポート A のバイト・イネーブルを作成するかを指定します。入力データをマスクし、データの特定のバイト、ニブル、またはビットのみを書き込む場合はこのオプションをオンにします。

ポート A とポート B のバイト・イネーブルを有効にするには、RAM: 1-PORT Intel® FPGA IP と RAM: 2-PORT Intel FPGA IP のデータ幅の比率を 1 または 2 にする必要があります。

What is the width of a byte for byte enables?
  • MLAB: 510
  • M20K: 8910
バイト・イネーブル・ポートのバイト幅を指定します。データ入力ポートの幅は、バイトサイズで割り切れるようにします。
Create an ‘aclr’ asynchronous clear for the registered ports.

‘q’ port

On/Off レジスターされるポートが非同期クリアポートの影響を受けるかを指定します。
Create an ‘sclr’ synchronous clear for the registered ports.

‘q’ port

On/Off レジスターされるポートが同期クリアポートの影響を受けるかを指定します。
Create a 'rden' read enable signal On/Off 読み出しイネーブル信号を作成する場合はオンにします。
パラメーター設定: Read During Write Option
What should the ‘q_b’ output be when reading from a memory location being written to?
  • Don’t Care
  • Old Data
Read-During-Write 発生時の出力動作を指定します。

Don’t Care - RAM は Read-During-Write 動作で「don't care」または「unknown」値を出力します。

Old Data - RAM の出力は、書き込み動作が行われる前にそのアドレスの古いデータを反映します。

Get x’s for write masked bytes instead of old data when byte enable is used On/Off このオプションをオンにして、マスクされているバイトで「X」を取得します。
パラメーター設定: Mem Init
Do you want to specify the initial content of the memory?
  • No, leave it blank
  • Yes, use this file for the memory content data
メモリーの初期コンテンツを指定します。

メモリーを 0 に初期化するには、No, leave it blank を選択します。

メモリー初期化ファイル (.mif) または 16 進数 (インテル形式) ファイル (.hex) を使用するには、Yes, use this file for the memory content data を選択します。

Initialize memory content data to XX..X on power-up in simulation On/Off
Implement clock-enable circuitry for use in a partial reconfiguration region On/Off クロックイネーブル回路を実装し、パーシャル・リコンフィグレーション領域で使用するかを指定します。
パラメーター設定: Performance Optimization
Enable Force To Zero On/Off 読み出しイネーブル信号をデアサートする際に、出力を 0 に設定するかを指定します。

選択しているメモリー深度が単一のメモリーブロックよりも大きい場合は、この機能を有効にすると、グルー・ロジック・パフォーマンスの向上につながります。

Which timing/power optimization option do you want to use?
  • Auto
  • High Speed
  • Low Power
使用するタイミングまたは消費電力の最適化オプションを指定します。このオプションは、 Intel Agilex® 7 デバイスで M20K のメモリータイプを選択している場合にのみ適用されます。