インテルのみ表示可能 — GUID: ndu1677849497501
Ixiasoft
1.1.2.2. NoC Assignment EditorでのNoC制約の指定
Intel Agilex® 7 MシリーズFPGAのみをターゲットとするデザインの場合、インテルQuartus Prime開発ソフトウェア・プロ・エディションのNoC Assignment Editorを使用すると、デザイン内のハードメモリーNoC関連ブロックの論理割り当てを行うことができます。これらの割り当てには、グループ化、接続、アドレスマッピング、および帯域幅の要件が含まれます。
Hard Memory NoCによって、FPGAコアロジックとメモリーリソース (HBM2eやDDR5メモリーなど) の間の高帯域幅データ移動が簡単になります。インターフェイス・プランナーを含む完全なNoCフローの詳細については、インターフェイス・プランナーNoCツールのフロー およびIntel Agilex 7 M-Series FPGA Network-on-Chip (NoC) User Guideを参照してください。
NoC Assignment Editorを使用して、デザイン内のNoC関連IPの論理割り当てを指定します。NoC接続とアドレッシングを指定するプラットフォーム・デザイナー・フローでは、プラットフォーム・デザイナー内でNoC接続とアドレッシングを定義しますが、Analysis & Synthesisの実行後に、必要な帯域幅などのパフォーマンス・ターゲットをNoC Assignment Editorで定義します。
図 2. Network on Chip (NoC) Assignment EditorのGroupタブ
NoC Assignment Editorの使用はAssignment Editorの使用と似ていますが、NoC Assignment EditorはNoC割り当てのみを行うために最適化されています。NoC Assignment Editorを使用する前に、 インテル® Quartus® Prime Analysis & Elaborationを正常に完了する必要があります。Analysis & Elaborationの後、Assignments > Network on Chip (NoC) Assignment EditorをクリックしてNoC Assignment Editorにアクセスできます。
次のNoC Assignment Editorタブで割り当てを指定します。
- Groupタブ - NoCイニシエーターとターゲットのGroup Nameを指定します。
- Connectionタブ - NoCイニシエーターとターゲットまたはSSM要素の間の接続を指定します。
- Attributesタブ - 各接続のアドレスマッピング、帯域幅要件、およびトランザクション・サイズを指定します。
タブは優先度順に表示されます。Groupタブで行った割り当ては、Connectionタブで使用できる割り当てに影響します。Connectionタブで行った割り当ては、Attributesタブで使用できる割り当てに影響します。
次のタブに移動する前に、各タブの割り当てを順番に完了してください。
NoC Assignment Editorで割り当てを行った後、Validateをクリックして割り当てを検証し、Saveをクリックして割り当てを インテル® Quartus® Prime設定ファイル (.qsf) に格納します。