インテルのみ表示可能 — GUID: jbr1438372962244
Ixiasoft
2.1.2.4. 手順4: ペリフェラル配置のプランニング
FlowコントロールのPlan Designをクリックして、IPコアやその他のデザイン要素をデバイス・ペリフェラルの有効な位置にインタラクティブに配置します。Planタブには、プロジェクトのデザイン要素のリストが、ターゲットデバイスのアーキテクチャーのグラフィカルな抽象化とともに表示されます。
効率を高めるために、インターフェイス・プランナーではデザイン要素を次の順序で配置します。
- すべてのI/Oピンまたは要素 (PLLなど) を、特定の位置要件が既知である位置に配置します。
- すべての既知のペリフェラル・インターフェイスIPを配置します。
- (オプションで) 残りの未配置セルをすべて配置します。
次のコントロールを使用して、インターフェイス・プランナー・フロアプランにデザイン要素を配置します。
- Design Elementリストに配置するデザイン要素を見つけます。リストは、名前、IP、配置ステータス、I/O、およびその他の条件で検索およびフィルタリングできます。
- デザイン要素の色分けの定義をカスタマイズするには、Highlight列をクリックします。
図 13. インターフェイス・プランナー (Planタブ)
- 次のいずれかの方法を使用して、デザイン要素をフロアプランに配置します。
- Design Elementsリストから要素をドラッグし、ChipまたはPackageビューで使用可能なデバイスリソースにドロップします。ChipまたはPackageビューをドラッグアンドパンするには、Ctrlキーを押しながらクリックします。インターフェイス・プランナーが有効な位置を計算するため、ドラッグ中にわずかな遅延が発生する場合があります。
- インターフェイス・プランナーが未配置のデザイン要素を有効な位置に配置できるようにするには、右クリックしてAutoplace Selectedを選択します。すべての未配置クロックに対してAutoplace Selectedを使用する必要があります。
- Design Elementsの横にある
ボタンをクリックして、Legal Locationsのリストを表示します。リスト内の有効な位置をクリックして、フロアプラン内の位置を強調表示します。リスト内の任意の位置をダブルクリックして、要素をその位置に配置します。
図 14. 有効な位置のリスト - プランの変更を前後に進めるには、UndoボタンとRedoボタンをクリックします。
- デザインの接続を視覚化して走査するには (例えば、リファレンス・クロック・ピンとPLLの駆動先セルを表示するには)、任意のデザイン要素を選択し、Link Infoタブをクリックします。BackボタンとForwardボタンをクリックして、デザインの接続を走査します。
- Fitterが選択する配置の位置を示すレポートを生成するには、デザイン要素を選択し、Report Placeability of Selected Elementをクリックします。
図 15. 走査接続用のLink Infoタブ
注: インターフェイス・プランナーで行われた変更は、生成されたインターフェイス・プランの制約スクリプトをプロジェクトに適用するまで、 インテル® Quartus® Primeプロジェクトに適用されません。