インテルのみ表示可能 — GUID: xxh1677788671478
Ixiasoft
2.1.3.1.1. インターフェイス・プランナーでのNoC要素の推奨配置順序
最良の結果を得るには、NoC関連の要素を次の順序で配置します。
注: イニシエーターのインターフェイスの配置を選択する際の重要な考慮事項については、 Intel Agilex® 7 M-Series FPGA Network-on-Chip (NoC) User GuideのHorizontal Bandwidth Considerationsを参照して、位置の選択を物理的な配置に変換してください。
- インターフェイス・プランナーのChip ViewにNoC PLLおよびSSMを配置することから始めます。IPインスタンス名 (noc_clock_ctrl_0) をDesign Elementペインに表示します。各クロック・コントロールIPのPLLおよびSSMインスタンスを上隅または下隅に配置します。
- Autoplace Selectedコマンドを使用して、残りのNoC Clock Control Intel FPGA IPを配置します。
- HBM2eメモリーを使用している場合は、インターフェイス・プランナーのChip Viewを使用してUIB PLLを配置することから始めます。Design ElementペインでIPインスタンス名 (hbm_fp_0) の左側にある小さな三角形をクリックして、HBM2e IPの内容を展開します。インターフェイス・プランナーは、ダイの上端と下端の両方に有効な位置を表示する場合があります。対応するNoC PLLと同じダイのエッジに沿ってIPを配置します。
- HBM2eインスタンスを配置します (デザイン要素名の末尾は…|xhbmc)。インターフェイス・プランナーは、HBM2eインスタンスの有効な位置を1つだけ表示します。
- Autoplace Selectedを使用して、すべてのNoCターゲット・インターフェイスを含む残りのHBM2e IPを配置します。
- NoCに接続する高速外部メモリー・インターフェイスを使用する場合は、これらのインターフェイスを次に配置します。上記のHBM2e Intel FPGA IPと同様に、外部メモリー・インターフェイス用のPLLを配置することから始めます。このインターフェイスは、対応するNoC PLLと同じエッジに沿って配置してください。
- mem_ck ピンを配置して、インターフェイスのピンアウトを修正します。
- Autoplace Selectedを使用して、すべてのNoCターゲット・インターフェイスを含む残りの外部メモリー・インターフェイスIPを配置します。
- NoC Viewを選択して、イニシエーターのインターフェイスを配置します。NoC Viewには、配置済みのターゲット・インターフェイスが表示されます。各イニシエーターを配置すると、接続先のターゲットが強調表示されます。各イニシエーターを配置するときは、どのターゲットがイニシエーターと通信するかを考慮してください。
NoCをバイパスする低速の外部メモリー・インターフェイスおよびその他のGPIO機能は、イニシエーター・インターフェイスの配置と競合する可能性があります。デザイン要件に応じて、NoCイニシエーター・インターフェイスを配置する前または後に、NoCをバイパスするこれらのI/O機能を配置できます。I/O機能を最初に配置すると、使用できるイニシエーターの位置を制限しながら、配置の柔軟性が高まります。NoCイニシエーター・インターフェイスを最初に配置すると、最適なイニシエーターの配置が可能になり、使用可能なI/O位置が制限されます。
トランシーバーなどのその他のインターフェイスは、ハードメモリーNoCと直接相互通信することはありません。したがって、このようなインターフェイスはNoCの前後に配置できます。