インテル® Quartus® Prime プロ・エディションのユーザーガイド: デザインの制約

ダウンロード PDF
ID 683143
日付 4/03/2023
Public
ドキュメント目次
ドキュメント目次 x
1. デザインの制約 2. インターフェイスのプランニング 3. デバイスI/Oピンの管理 4. インテル® Quartus® Prime プロ・エディションのユーザーガイド: デザインの制約のドキュメント・アーカイブ A. インテル® Quartus® Prime プロ・エディションのユーザーガイド
1. デザインの制約 x
1.1. GUIでのデザイン制約の指定 1.2. Tclスクリプトを使用したデザイン制約 1.3. 完全に反復的なスクリプトフロー 1.4. デザインの制約の改訂履歴
1.1. GUIでのデザイン制約の指定 x
1.1.1. グローバル制約と割り当て 1.1.2. ノード、エンティティー、およびインスタンスレベルの制約 1.1.3. インテル® Quartus® Prime GUIのコンポーネント間のプローブ 1.1.4. GUIでのデザイン制約の指定
1.1.2. ノード、エンティティー、およびインスタンスレベルの制約 x
1.1.2.1. Assignment Editorでのインスタンス固有の制約の指定 1.1.2.2. NoC Assignment EditorでのNoC制約の指定 1.1.2.3. Pin PlannerでのI/O制約の指定 1.1.2.4. インターフェイス・プランナーおよびタイル・インターフェイス・プランナーでのインターフェイス制約のプランニング 1.1.2.5. Chip Plannerでの制約の調整 1.1.2.6. Design Partition Plannerを使用したデザインの制約
1.1.2.1. Assignment Editorでのインスタンス固有の制約の指定 x
1.1.2.1.1. 多次元バス制約の指定
1.1.2.2. NoC Assignment EditorでのNoC制約の指定 x
1.1.2.2.1. NoC Assignment Editorのインターフェイス制御
1.2. Tclスクリプトを使用したデザイン制約 x
1.2.1. プロジェクトの作成と制約の適用 1.2.2. ピンの割り当て 1.2.3. インテル® Quartus® Prime設定ファイルの生成 1.2.4. Synopsys* Design Constraint (.sdc) ファイル 1.2.5. Tclのみのスクリプトフロー
2. インターフェイスのプランニング x
2.1. インターフェイス・プランナーの使用 2.2. タイル・インターフェイス・プランナーの使用 2.3. インターフェイスのプランニングの改訂履歴
2.1. インターフェイス・プランナーの使用 x
2.1.1. インターフェイス・プランナーのユーザー・インターフェイス 2.1.2. インターフェイス・プランナーの一般的なツールフロー 2.1.3. インターフェイス・プランナーNoCツールのフロー 2.1.4. インターフェイス・プランナー・レポート
2.1.1. インターフェイス・プランナーのユーザー・インターフェイス x
2.1.1.1. Flowコントロール 2.1.1.2. Homeタブのコントロール 2.1.1.3. Assignmentsタブのコントロール 2.1.1.4. Planタブのコントロール 2.1.1.5. Reportsタブのコントロール
2.1.2. インターフェイス・プランナーの一般的なツールフロー x
2.1.2.1. 手順1: プロジェクトのセットアップと合成 2.1.2.2. 手順2: インターフェイス・プランナーの初期化 2.1.2.3. 手順3: プロジェクトの割り当てによるプランの更新 2.1.2.4. 手順4: ペリフェラル配置のプランニング 2.1.2.5. 手順5: 配置データのレポート 2.1.2.6. 手順6: プランの制約の検証およびエクスポート
2.1.2.4. 手順4: ペリフェラル配置のプランニング x
2.1.2.4.1. クロック・ネットワークのプランニング 2.1.2.4.2. フロアプランの保存とロード
2.1.3. インターフェイス・プランナーNoCツールのフロー x
2.1.3.1. インターフェイス・プランナーを使用したNoCデザイン要素の配置
2.1.3.1. インターフェイス・プランナーを使用したNoCデザイン要素の配置 x
2.1.3.1.1. インターフェイス・プランナーでのNoC要素の推奨配置順序 2.1.3.1.2. インターフェイス・プランナーの高速相互接続NoCの位置
2.1.4. インターフェイス・プランナー・レポート x
2.1.4.1. サマリーレポート 2.1.4.2. ピンレポート 2.1.4.3. HSSIチャネルのレポート 2.1.4.4. Report Clocks 2.1.4.5. Report Periphery Locations 2.1.4.6. Report Cell Connectivity 2.1.4.7. Report Instance Assignments 2.1.4.8. Report NoC Performance
2.2. タイル・インターフェイス・プランナーの使用 x
2.2.1. タイル・インターフェイス・プランナーの用語 2.2.2. タイル・インターフェイス・プランナーのツールフロー 2.2.3. ダイナミック・リコンフィグレーションIPの制約 2.2.4. タイル・インターフェイス・プランナーGUIのリファレンス
2.2.2. タイル・インターフェイス・プランナーのツールフロー x
2.2.2.1. 手順1: IPのインスタンス化とデザイン解析の実行 2.2.2.2. 手順2: タイル・インターフェイス・プランナーの初期化 2.2.2.3. 手順3: プロジェクトの割り当てによるプランの更新 2.2.2.4. 手順4: タイルプランの作成 2.2.2.5. 手順5: タイルプランの割り当ての保存 2.2.2.6. 手順6: ロジック生成とデザイン合成の実行
2.2.2.4. 手順4: タイルプランの作成 x
2.2.2.4.1. IPコンポーネントの配置 2.2.2.4.2. IPビルディング・ブロックの制限
2.2.3. ダイナミック・リコンフィグレーションIPの制約 x
2.2.3.1. ダイナミック・リコンフィグレーション・グループの定義 2.2.3.2. ダイナミック・リコンフィグレーション・グループ配置の割り当て
2.2.4. タイル・インターフェイス・プランナーGUIのリファレンス x
2.2.4.1. Flowコントロール 2.2.4.2. Homeタブ 2.2.4.3. Assignmentsタブのコントロール 2.2.4.4. Planタブのコントロール 2.2.4.5. Tcl Console Window
2.2.4.4. Planタブのコントロール x
2.2.4.4.1. デザインツリーとフィルター 2.2.4.4.2. Reconfiguration Groupsビュー 2.2.4.4.3. Legal Locationsペイン
3. デバイスI/Oピンの管理 x
3.1. I/Oプランニングの概要 3.2. I/Oピンの割り当て 3.3. I/Oピンの割り当てのインポートとエクスポート 3.4. ピンの割り当ての検証 3.5. I/Oタイミングの検証 3.6. 配線とタイミング遅延の表示 3.7. APIのスクリプティング 3.8. デバイスI/Oピンの管理の改訂履歴
3.1. I/Oプランニングの概要 x
3.1.1. 基本的なI/Oプランニングのフロー 3.1.2. PCBデザインツールの統合 3.1.3. Intelデバイスの用語
3.2. I/Oピンの割り当て x
3.2.1. 専用のピングループへの割り当て 3.2.2. スルーレートとドライブ強度の割り当て 3.2.3. 差動ピンの割り当て 3.2.4. Tclコマンドを使用したピンの割り当ての入力 3.2.5. HDLコードでのピンの割り当ての入力
3.2.3. 差動ピンの割り当て x
3.2.3.1. 差動ピンのI/O配置ルールのオーバーライド
3.2.5. HDLコードでのピンの割り当ての入力 x
3.2.5.1. 低レベルI/Oプリミティブの使用
3.3. I/Oピンの割り当てのインポートとエクスポート x
3.3.1. PCBツールのインポートとエクスポート 3.3.2. 割り当ての別のターゲットデバイスへの移行
3.4. ピンの割り当ての検証 x
3.4.1. I/O割り当ての検証ルール 3.4.2. I/O割り当て解析 3.4.3. I/O解析レポートについて
3.4.2. I/O割り当て解析 x
3.4.2.1. デザインファイルを使用しない初期のI/O割り当て解析 3.4.2.2. デザインファイルを使用したI/O割り当て解析 3.4.2.3. デフォルトのI/Oピン解析のオーバーライド
3.5. I/Oタイミングの検証 x
3.5.1. 高度なI/Oタイミングの実行 3.5.2. 容量性負荷によるI/Oタイミングと電力の調整
3.5.1. 高度なI/Oタイミングの実行 x
3.5.1.1. ボードトレース・モデル 3.5.1.2. ボードトレース・モデルの定義 3.5.1.3. ボードトレース・モデルの変更 3.5.1.4. 近端と遠端のI/Oタイミング解析の指定 3.5.1.5. 高度なI/Oタイミング解析レポート
3.7. APIのスクリプティング x
3.7.1. マッピングされたネットリストの生成 3.7.2. ピンの予約 3.7.3. 位置の設定 3.7.4. 排他的I/Oグループ 3.7.5. スルーレートとドライブ強度
1. デザインの制約
2. インターフェイスのプランニング
3. デバイスI/Oピンの管理
4. インテル® Quartus® Prime プロ・エディションのユーザーガイド: デザインの制約のドキュメント・アーカイブ
A. インテル® Quartus® Prime プロ・エディションのユーザーガイド

1.4. デザインの制約の改訂履歴

表 5.  NoC Assignment Editorのインターフェイス制御
ドキュメント・バージョン インテル® Quartus® Prime・バージョン 変更内容
2023.04.03 23.1
  • NoCサポートおよびIntel Agilex 7デバイスファミリー名の変更にともない、このバージョンの新機能を更新しました。
  • NoC Assignment Editorのノード、エンティティー、およびインスタンスレベルの制約のトピックを更新しました。
  • NoC ViewのPlanタブのコントロールのトピックを更新しました。
  • NoC Performanceレポートについて、Reportタブの制御のトピックを更新しました。
  • NoC Assignment EditorでのNoC制約の指定のトピックを新しく追加しました。
  • NoC Assignment Editorのインターフェイス制御のトピックを新しく追加しました。
  • 製品ファミリー名を「Intel Agilex 7」に更新しました。
2022.06.21 22.2
  • ドキュメントの表紙にトップFAQナビゲーションを追加しました。
  • このバージョンの新機能の項をデザインの制約のトピックに追加しました。
2021.10.04 21.3
  • 古いトピックのTcl-only Timing Analysisを削除しました。
  • 最新のツールとデザインフェーズごとの制約ツールの表に関する、ノード、エンティティー、およびインスタンスレベルの制約のトピックを更新しました。
  • タイル・インターフェイス・プランナーでのインターフェイス制約のプランニングのトピックを改訂しました。
  • 最新ツールの インテル® Quartus® Prime GUIのコンポーネント間のプローブを改訂しました。
2019.10.16 19.3
  • 「多次元バス制約の指定」のトピックを追加しました。
  • 「プロジェクトの作成と制約の適用」の例を更新しました。
2019.08.21 18.1 「Tclのみのスクリプトフロー」のトピックの軽微なタイプミスを修正しました。
2019.01.04 18.1
  • 「デザインの制約」のトピックで、.sdcおよび.qsfファイルのデフォルトの位置を明確にしました。
  • 「インターフェイス・プランナーでのインターフェイスの制約のプランニング」のトピックを追加しました。
  • 「Pin Plannerでのデザインの制約」および「Chip Plannerでのデザインの制約」にスクリーンショットを追加しました。
  • Tclの例を示す2つの新しい「ピンの割り当て」および「プロジェクトの作成と制約の適用」のトピックを追加しました。
  • Timing Analyzer UGのUsing Timing Constraintsのトピックへのリンクを追加して、すべてのコマンドを説明しました。
2017.11.06 17.1
  • Constraining Designs with the GUIから、Constraining Designs with Quartus Prime Toolsにトピック名を変更しました。
  • グローバル制約から、グローバル制約と割り当てにトピック名を変更しました。
  • グローバル制約設定用のQuartus Primeツールの表を追加しました。
  • Common Types of Global Constraintsのトピックを削除しました。
  • Settings That Direct Compilation and Analysis Flowsのトピックを削除しました。
  • ノード、エンティティー、およびインスタンスレベルの制約のトピックを更新しました。
  • ノード、エンティティー、およびインスタンスレベルの制約を設定するQuartus Primeツールの表を追加しました。
  • Assignment Editorのトピックを追加しました。
  • Pin Plannerを使用したデザインの制約のトピックを更新しました。
  • Chip Plannerを使用したデザインの制約のトピックを更新しました。
  • Design Partition Plannerを使用したデザインの制約のトピックを追加しました。
  • Quartus Prime GUIのコンポーネント間のプローブのトピックを更新しました。
  • Project Navigatorで選択したリソースの検索の例を追加しました。
  • SDCとタイミング・アナライザーのトピックを更新して、個別のタイミング制約の指定に名前を変更しました。
  • Timing AnalyzerのConstraintsメニューの図を追加しました。
  • Create Clockダイアログボックスの例を追加しました。
  • Tclを使用したデザイン制約のトピックを更新して、Tclスクリプトを使用したデザイン制約にトピック名を変更しました。
  • Quartus Prime設定ファイルとTclのトピックを更新して、Quartus Prime設定ファイルの生成に名前を変更しました。
  • blinking_led.qsfファイルを例に追加しました。
  • Timing Analysis with Synopsys Design Constraints and Tclのトピックを更新して、Timing Analysis with sdc Files and Tcl Scriptsに名前を変更しました。
  • .sdc File with Timing Constraintsの例を追加しました。
  • Tclのみのスクリプトフローのトピックを追加しました。
  • 完全に反復的なスクリプトフローのトピックを更新しました。
2017.05.08 17.0
  • 非推奨のFitter Effortロジックオプションへの参照を削除しました。
2016.10.31 16.1
  • インテルにブランド名を変更しました。
2015.11.02 15.1
  • 表記をQuartus IIからインテルQuartus Primeに変更しました。
2014年6月 14.0 フォーマットを更新しました。
2012年11月 12.1 タスクおよびレポートウィンドウのPin Plannerの説明を更新しました。
2012年6月 12.0 サーベイリンクを削除しました。
2011年11月 10.0 テンプレートを更新しました。
2010年12月 10.0 テンプレートを更新しました。
2010年7月 10.0 すべてのデザイン制約方法をより広くカバーするように章を書き直しました。手順とユーザー・インターフェイスの詳細を削除し、Quartus IIヘルプへのリンクに置き換えました。
2009年11月 9.1
  • 2つの注記を追加しました。
  • テキストの軽微な編集を行いました。
2009年3月 9.0
  • 章全体を改訂し、再編成しました。
  • 「ソース・デザイン・ファイルおよびその他のQuartus Windowsへのプロービング」（1–2ページ） の項を追加しました。
  • ノードタイプのアイコンの説明を追加しました (表1–3)。
  • ワイルドカード文字の説明を追加しました。
2008年11月 8.1 ページサイズを8½” × 11”に変更しました。内容に変更はありません。
2008年5月 8.0 Quartus IIソフトウェア8.0のリビジョンと日付を更新しました。
レベル 2 の表題