インテルのみ表示可能 — GUID: mwh1410471055832
Ixiasoft
3.4.2.2. デザインファイルを使用したI/O割り当て解析
I/O割り当て解析を使用すると、HDLデザインファイルを完全に定義した後、完全なI/O正当性チェックを実行できます。デザイン全体に対してI/O割り当て解析を実行すると、ツールはすべてのI/Oルールに照らしてすべてのI/Oピン割り当てを検証します。パーシャルデザインに対してI/O割り当て解析を実行すると、ツールはデザインの定義された部分のみの正当性をチェックします。次の図では、デザインファイルを使用してピンアウトを解析するワークフローを示しています。
I/O割り当て解析で不完全なデザインファイルが渡された場合でも、フルコンパイル中にエラーが発生する可能性があります。例えば、クロックを専用クロックピンに割り当てる代わりにユーザーI/Oピンに割り当てたり、デザインでまだインスタンス化していないPLLを駆動するようにクロックをデザインしたりできます。この問題が発生する理由は、I/O割り当て解析ではピンが駆動するロジックを考慮しておらず、専用クロック入力のみがPLLクロックポートを駆動できるかどうかを検証していないためです。
より良いカバレッジを得るには、時間をかけてできるだけ多くのデザイン、特にピンに接続するロジックを解析します。例えば、デザインにPLLまたはLVDSブロックが含まれている場合は、完全な解析の前にこれらのファイルを定義します。I/O割り当て解析を実行した後、Fitterによって報告されたエラーを訂正し、すべてのエラーが訂正されるまでI/O割り当て解析を再実行します。
次の図では、フルコンパイルを実行する前にI/O割り当て解析を実行することによる、コンパイル時間の利点を示しています。