インテルのみ表示可能 — GUID: mwh1410470993702
Ixiasoft
1.1.2. ノード、エンティティー、およびインスタンスレベルの制約
ノード、エンティティー、およびインスタンスレベルの制約は、デザイン階層のサブセットに適用されます。これらの制約は、デザイン階層の同じセクションに影響するグローバル割り当てよりも優先されます。 インテル® Quartus® Prime開発ソフトウェアでは、ノード、エンティティー、およびインスタンスレベルの制約を指定するために、以下のツールを使用できます。
割り当てタイプ | Assignment Editor | インターフェイス・プランナー | NoC Assignment Editor | Chip Planner | Pin Planner |
---|---|---|---|---|---|
Pin | X | X | |||
Location | X | X | X | ||
Routing | X | X | |||
NoC | X | ||||
Simulation | X | X | X |
さまざまなツールを使用して制約を指定できますが、次の表に、各デザインフェーズで最も効果的な制約ツールを示します。
デザインフェーズ | Assignment Editor | NoC Assignment Editor | インターフェイス・プランナー | タイル・インターフェイス・プランナー | Chip Planner | Timing Analyzer | Pin Planner |
---|---|---|---|---|---|---|---|
合成前 | X | X | X | X | |||
合成後 | X | X | X | X | |||
フィット後 | X | X | X | X |