インテルのみ表示可能 — GUID: qli1617761426076
Ixiasoft
1. 頭字語
2. はじめに
3. IPアーキテクチャーと機能の説明
4. 高度な機能
5. インターフェイス
6. パラメーター
7. テストベンチ
8. トラブルシューティング/デバッグ
9. Fタイル Avalon ストリーミング・インテル FPGA IP for PCI Expressユーザーガイドのアーカイブ
10. Fタイル Avalon ストリーミング インテル FPGA IP forPCI Expressユーザーガイドの改訂履歴
A. コンフィグレーション・スペース・レジスター
B. エンドポイントモードでのアドレス変換サービス(ATS)の実装
C. TLPバイパスモードでユーザー・アプリケーションに転送されるパケット
D. ルートポートの列挙
5.1. このボードについて
5.2. クロックとリセット
5.3. シリアル・データ・インターフェイス
5.4. Avalon-ST インターフェイス
5.5. 割り込みインターフェイス
5.6. ハードIPステータス・sインターフェイス
5.7. エラー・インターフェイス
5.8. 10ビットのタグ・サポート・インターフェイス
5.9. コンプリーション・タイムアウト・エラー
5.10. パワー・マネジメント・インターフェイス
5.11. ホット・プラグ・インターフェイス(RPのみ)
5.12. ペイロード出力インターフェイス
5.13. コンフィグレーションインターセプトインターフェイス(EPのみ)
5.14. ハードIPリコンフィグレーション・インターフェイス
5.15. PHYリコンフィグレーション・インターフェイス
5.16. ページ・リクエスト・サービス(PRS)インターフェイス(EPのみ)
5.17. FLRインターフェイス信号
5.18. PTMインターフェイス信号
5.19. VFエラー・フラグ・インターフェイス信号
5.20. VirtIO PCIコンフィグレーション・アクセス・インターフェイス信号
6.2.3.1. Device Capabilities
6.2.3.2. Link Capabilities
6.2.3.3. Legacy Interrupt Pin Register
6.2.3.4. MSI Capabilities
6.2.3.5. MSI-X Capabilities
6.2.3.6. Slot Capabilities
6.2.3.7. Latency Tolerance Reporting(LTR)
6.2.3.8. Process Address Space ID(PASID)
6.2.3.9. Device Serial Number Capability
6.2.3.10. Page Request Service (PRS)
6.2.3.11. Access Control Service (ACS) Capabilities
6.2.3.12. パワー・マネジメン
6.2.3.13. Vendor Specific Extended Capability (VSEC)
6.2.3.14. Precision Time Measurement (PTM)
6.2.3.15. Address Translation Services (ATS)
6.2.3.16. TLP Processing Hints (TPH)
6.2.3.17. VirtIOパラメーター
7.5.1. ebfm_barwrプロシージャー
7.5.2. ebfm_barwr_immプロシージャー
7.5.3. ebfm_barrd_waitプロシージャー
7.5.4. ebfm_barrd_nowtプロシージャー
7.5.5. ebfm_cfgwr_imm_waitプロシージャー
7.5.6. ebfm_cfgwr_imm_nowtプロシージャー
7.5.7. ebfm_cfgrd_waitプロシージャー
7.5.8. ebfm_cfgrd_nowtプロシージャー
7.5.9. BFMコンフィグレーション・プロシージャー
7.5.10. BFM共有メモリー・アクセス・プロシージャー
7.5.11. BFMログおよびメッセージ・プロシージャー
7.5.12. Verilog HDL Formattingファンクション
A.3.1. Intel定義のVSEC機能ヘッダー(オフセット00h)
A.3.2. インテル定義のベンダー固有のヘッダー(オフセット04h)
A.3.3. インテルマーカー(オフセット08h)
A.3.4. JTAGシリコンID(オフセット0x0C-0x18)
A.3.5. ユーザー設定可能なデバイスとボードID(オフセット0x1C-0x1D)
A.3.6. General Purpose Control and Status Register - 0xBB0
A.3.7. Uncorrectable Internal Error Status (修正不可能な内部エラーステータス) レジスター - 0xBB4
A.3.8. Uncorrectable Internal Error Mask (修正不可能な内部エラーマスク) レジスター - 0xBB8
A.3.9. Correctable Internal Error Status (修正可能な内部エラーマスク) レジスター - 0xBBC
A.3.10. Correctable Internal Error Mask (修正可能な内部エラーマスク) レジスター
インテルのみ表示可能 — GUID: qli1617761426076
Ixiasoft
A.3. インテル定義のVSEC機能レジスター
31 ~ 20 | 19 ~ 16 | 15 ~ 8 | 7 ~ 0 | PCIe Byte Offset |
---|---|---|---|---|
Next Cap Offset | バージョン | PCI Express* Extended Capability ID | 00h | |
VSEC Length | VSEC Rev | VSEC ID | 04h | |
Intel Marker | 08h | |||
JTAG Silicon ID DW3 | 0Ch | |||
JTAG Silicon ID DW3 | 10h | |||
JTAG Silicon ID DW3 | 14h | |||
JTAG Silicon ID DW3 | 18h | |||
CvP Status | User Configurable Device/Board ID | 1Ch | ||
CvP Mode Control | 20h | |||
CvP Data | 24h | |||
CvP Data | 28h | |||
CvP Programming Control | 2Ch | |||
General Purpose Control and Status Register | 30h | |||
Uncorrectable Internal Error Statusレジスター | 34h | |||
Uncorrectable Internal Error Maskレジスター | 38h | |||
Correctable Error Statusレジスター | 3Ch | |||
Correctable Error Maskレジスター | 40h | |||
SSMIRQリクエストとステータス | 44h | |||
SSMIRQ結果コード1シャドウ | 48h | |||
SSMIRQ結果コード2シャドウ | 4Ch | |||
SSMメールボックス | 50h | |||
SSMクレジット0シャドウ | 54h | |||
SSMクレジット1シャドウ | 58h |
セクションの内容
Intel定義のVSEC機能ヘッダー(オフセット00h)
インテル定義のベンダー固有のヘッダー(オフセット04h)
インテルマーカー(オフセット08h)
JTAGシリコンID(オフセット0x0C-0x18)
ユーザー設定可能なデバイスとボードID(オフセット0x1C-0x1D)
General Purpose Control and Status Register - 0xBB0
Uncorrectable Internal Error Status (修正不可能な内部エラーステータス) レジスター - 0xBB4
Uncorrectable Internal Error Mask (修正不可能な内部エラーマスク) レジスター - 0xBB8
Correctable Internal Error Status (修正可能な内部エラーマスク) レジスター - 0xBBC
Correctable Internal Error Mask (修正可能な内部エラーマスク) レジスター