PCI Express*向け F タイル Avalon® ストリーミングのインテル® FPGA IPユーザーガイド

ID 683140
日付 12/17/2021
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

3.9. コンフィグレーション・インターセプト・インターフェイス(EPのみ)

コンフィグレーション・インターセプト・インターフェイス(CII)を使用すると、アプリケーション・ロジックは、リンクでのコンフィグレーション(CFG)要求の発生を検出し、その動作を変更できます。アプリケーション・ロジックは、cii_reqの立ち上がりエッジでCFG要求を検出します。EMIBの遅延により、cii_haltのディアサート後、cii_reqは何サイクルもディアサートされる可能性があります。

注: CIIインターフェイスは、1x4コンフィグレーションまたはトポロジHではサポートされていません。
注: CIIインターフェイスは、p0_cii_dout_op0_cii_override_en_i、およびp0_cii_override_din_iを除くすべてのポートで1x4でサポートされます。
アプリケーション・ロジックはCIIを使用して次のことを行うことができます。
  • コントローラによるCFG要求の処理を遅らせます。これにより、アプリケーションは最初にハウスキーピング・タスクを実行できます。
  • CfgWrリクエストのデータペイロードを上書きします。アプリケーション・ロジックは、CfgRd完了TLPのデータペイロードを上書きすることもできます。

このインターフェイスを使用すると、ベンダー固有の拡張機能(VSEC)レジスターを実装することもできます。このような実装の例については、次のセクションで説明します。

このインターフェイスを使用していない場合は、 cii_halt_i ロジック0に接続します。

次のコンフィグレーション・アクセスは、内部IP機能のため、CIIでは表示されません。
  • 最後のPFのARI機能および制御レジスターまで読んでください。
ソフトロジックでのVIRTIO機能レジスターの実装により、次のコンフィグレーション・アクセスはCIIでは表示されません。
  • PF /VFVIRTIO機能レジスター範囲へのすべての読み出し/書き込みアクセス。

図 38. コンフィグレーション・インターセプト・インターフェイスのタイミング図

Vendor Specific Extended Capability (VSEC)

次のフローチャートは、ユーザーがベンダー固有の拡張機能レジスターを実装するための推奨手順を示しています。
注: REDカラーで塗りつぶされたサブルーチンとREDフォントのテキストはどちらもオプションです。
図 39. Vendor Specific Extended Capability (VSEC)レジスターの実装