PCI Express*向け F タイル Avalon® ストリーミングのインテル® FPGA IPユーザーガイド

ID 683140
日付 12/17/2021
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

4.2.4. MII受信インターフェイス

IPによって受信されたすべてのTLPは、RXストリーミング・インターフェイスを介してアプリケーションに送信されます(不正な形式のTLPを除く)。 TLPパケットを適切なパケットとして指定するかどうかに至るまでのすべてのPCIeプロトコルエラーは、ハードIPによって検出され、エラーロギングとエスカレーションに関して適切なアクションを実行するためにユーザーロジックに伝達されます。これはユーザーロジックの責任であるため、IPは内部でエラーメッセージを生成しません。TLPバイパスモードでユーザー・アプリケーションに転送されるパケット 詳細については、付録Cを参照してください。