PCI Express*向け F タイル Avalon® ストリーミングのインテル® FPGA IPユーザーガイド

ID 683140
日付 12/17/2021
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

A.2.2.4.4. 出力制御ベクトル(オフセット0x8)

表 138.  出口制御ベクトル
ビット レジスターの説明 デフォルト値 アクセス
[31:0] 出口制御ベクトル 0x0 RO