PCI Express*向け F タイル Avalon® ストリーミングのインテル® FPGA IPユーザーガイド

ID 683140
日付 12/17/2021
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

6.2.3.5. MSI-X Capabilities

表 90.  MSI-X Capabilities
パラメーター デフォルト値 説明
Enable MSI-X (Endpoint only) True/False False

MSI-X機能を有効にします。

MSI-X Table Offset 0x0-0x7FF(2の累乗から1を引いた値のみが有効です) 0

システムソフトウェアはこのフィールドを読み取って、<n-1>としてエンコードされているMSI-Xテーブルサイズ<n>を決定します。

たとえば、戻り値2047は、テーブルサイズが2048であることを示します。このフィールドは読み出し専用です。

アドレスオフセット:0x068

MSI-X Table Offset 0x0~0xFFFFFFFF 0 MSI-X Tableのベースを指します。Table BAR Indicator (BIR) の下位3ビットは、ソフトウェアによってゼロに設定され、64ビットのqwordにアライメントされたオフセットを形成します。このフィールドは読み出し専用です。
Table BAR indicator 0x0~0x5 0 メモリースペースにMSI-Xテーブルをマッピングするために、Configuration Space内の0x10から始まる機能のBARのどれを使用するかを指定します。このフィールドは読み出し専用です。有効範囲は0〜5です。
Pending bit array (PBA) offset 0x0~0xFFFFFFFF 0 関数のベースアドレスレジスターの1つに含まれるアドレスからのオフセットとして使用され、MSI-XPBAのベースを指します。 PBA BIRの下位3ビットは、ソフトウェアによってゼロに設定され、32ビットのqword整列オフセットを形成します。このフィールドは、プログラムされた後は読み出し専用です。
Pending BAR indicator 0x0~0x5 0 Configuration Space内で0x10の開始に位置する、機能のBase Addressレジスターを指定します。これは、MSI-X PBAをメモリースペースにマッピングします。このフィールドは、MSI-X Capability Structureでは読み出し専用です。有効範囲は0〜5です。
Table size 0x0-0x7FF(2の累乗から1を引いた値のみが有効です) 0 VFのMSI-Xテーブルのエントリ数を設定します。 MSI-XをVFに対して無効にすることはできません。リソースを節約するには、1に設定します。