インテルのみ表示可能 — GUID: jbr1410905116321
Ixiasoft
2. インターフェイスのプランニング
インターフェイスのプランニング (インターフェイスの物理的制約の実行可能性解析) は、高度なFPGAデザインの基本的な初期段階です。ペリフェラルの配置は、多くの変数を含む複雑なプロセスになる場合があります。 インテル® Quartus® Prime インターフェイス・プランナーは、物理実装のための正確な制約のプランを簡素化します。
インターフェイス・プランナーを使用して、インターフェイス実装のプロトタイプを作成し、クロックをプランニングし、有効なデバイス・フロアプランを迅速に定義できます。
同様に、Intel Agilex® 7 Fタイルデバイスをターゲットにする場合、タイル・インターフェイス・プランナーを使用して、FPGAデバイスで使用可能な各タイルにIPコンポーネントを配置するプランを作成できます。
インターフェイス・プランナーおよびタイル・インターフェイス・プランナー (Toolsメニューから起動) は、 インテル® Quartus® Prime Fitterと動的に相互作用して、要素を配置しながら配置の合法性を正確に検証します。インタラクティブなレポートを使用してさまざまなフロアプランを評価し、コンパイルを繰り返すことなく最適な実装を正確にプランニングできます。Fitterの検証により、インターフェイス・プランまたはタイル・インターフェイス・プランと実際の実装結果との相関関係が最も高くなります。インターフェイス・プランまたはタイル・インターフェイス・プランの制約を、最終的な実装で高い信頼性を持ってプロジェクトに適用できます。