インテルのみ表示可能 — GUID: hgg1559198016748
Ixiasoft
1. F-tile Serial Lite IV Intel® FPGA IPユーザーガイドについて
2. F-tile Serial Lite IV Intel® FPGA IPの概要
3. はじめに
4. 機能の説明
5. パラメーター
6. F-tile Serial Lite IV Intel® FPGA IPのインターフェイス信号
7. F-tile Serial Lite IV Intel® FPGA IPを使用したデザイン
8. F-tile Serial Lite IVユーザーガイド・アーカイブ
9. F-tile Serial Lite IV Intel® FPGA IPユーザーガイドの改訂履歴
インテルのみ表示可能 — GUID: hgg1559198016748
Ixiasoft
4.2.3. RX CRC
TX CRCブロックをイネーブルするには、IPパラメーター・エディターのEnable CRCパラメーターを使用します。この機能は、BasicモードとFullモードの両方でサポートされています。
RX CRCブロックは、RX Control Word RemovalブロックおよびRX MII Decoderブロックとインターフェイス接続します。IPによって rx_crc_error 信号がアサートされるのは、CRCエラーが発生した場合です。
IPによる rx_crc_error のデアサートは、新しいバーストごとに行われます。これは、ユーザーロジックに出力して、ユーザー・ロジック・エラーを処理するためです。