F-Tile Serial Lite IV Intel® FPGA IPユーザーガイド

ID 683074
日付 9/26/2022
Public
ドキュメント目次

3.4.1. デザインのシミュレーションと検証

デフォルトでは、パラメーター・エディターによってシミュレーター固有のスクリプトが生成されます。スクリプトに含まれるコマンドにより、インテルFPGA IPモデルおよびシミュレーション・モデル・ライブラリー・ファイルのコンパイル、作成、およびシミュレーションが行われます。コマンドをシミュレーション・テストベンチ・スクリプトにコピーするか、これらのファイルを編集してコマンドを追加し、デザインおよびテストベンチのコンパイル、作成、およびシミュレーションを行うことができます。

表 10.   インテルFPGA IPコアのシミュレーション・スクリプト

シミュレーター

ファイル・ディレクトリー

スクリプト

ModelSim*

<variation name>_ sim/mentor

msim_setup.tcl 8

QuestaSim*
VCS*

<variation name>_ sim/synopsys/vcs

vcs_setup.sh

VCS* MX

<variation name>_ sim/synopsys/vcsmx

vcsmx_setup.sh

synopsys_sim.setup

Xcelium*

<variation name>_ sim/xcelium

xcelium_setup.sh
8 EDAツールオプションのセットアップで、サードパーティーのEDAシミュレーターの起動が インテル® Quartus® Prime開発ソフトウェアからできるようにしなかった場合は、( インテル® Quartus® Prime開発ソフトウェアのTclコンソールではなく) ModelSim* または QuestaSim* シミュレーターのTclコンソールでこのスクリプトを実行して、エラーを回避します。