インテルのみ表示可能 — GUID: zoc1560494125750
Ixiasoft
1. F-tile Serial Lite IV Intel® FPGA IPユーザーガイドについて
2. F-tile Serial Lite IV Intel® FPGA IPの概要
3. はじめに
4. 機能の説明
5. パラメーター
6. F-tile Serial Lite IV Intel® FPGA IPのインターフェイス信号
7. F-tile Serial Lite IV Intel® FPGA IPを使用したデザイン
8. F-tile Serial Lite IVユーザーガイド・アーカイブ
9. F-tile Serial Lite IV Intel® FPGA IPユーザーガイドの改訂履歴
インテルのみ表示可能 — GUID: zoc1560494125750
Ixiasoft
4.1.2.2. バースト終了CW
図 12. バースト終了CWの形式
MACによって END CWが挿入されるのは、tx_avs_endofpacket がアサートされた場合です。END CWには、最後のデータワードの有効なバイト数とCRC情報が含まれています。
CRC値は、START CWから END CWの前のデータワードまでの間のデータに対する32ビットCRCの結果です。
次の表に、END CWのフィールドの値を示します。
フィールド | 値 |
---|---|
eop | 1 |
CRC32 | CRC32計算値 |
num_valid_bytes_eob | 最後のデータワードの有効なバイト数 |