F-Tile Serial Lite IV Intel® FPGA IPユーザーガイド

ID 683074
日付 9/26/2022
Public
ドキュメント目次

4.1.4. TX MIIエンコーダー

TX MIIエンコーダーでは、MACからTX PCSへのパケット送信を処理します。

次の表に示すように、データレートによってTX MIIパターンが決まります。

表 17.  TX MIIエンコーダーのデータパターン
データレート レーンの説明 パターン
1Gb ~ <29Gb GUI IPパラメーターの1レーンあたり1物理レーン STARTEND CWはすべてのMIIレーンに表示されます。
1Gb ~ <29Gb GUI IPパラメーターの1レーンあたり2物理レーン STARTEND CWは2つのMIIレーンに1回ずつ表示されます。
≥58Gb GUI IPパラメーターの1レーンあたり4物理レーン STARTEND CWは4つのMIIレーンに1回ずつ表示されます。

次の図では、データレートに応じたデータパターンを示しています。

表 18.  TX MIIデータパターン (データレート: 1Gb以上29Gb未満)
サイクル1 サイクル2 サイクル3 サイクル4 サイクル5
SOP_CW DATA_1 DATA_9 DATA_17 EOP_CW
SOP_CW DATA_2 DATA_10 DATA_18 EOP_CW
SOP_CW DATA_3 DATA_11 DATA_19 EOP_CW
SOP_CW DATA_4 DATA_12 DATA_20 EOP_CW
SOP_CW DATA_5 DATA_13 DATA_21 EOP_CW
SOP_CW DATA_6 DATA_14 DATA_22 EOP_CW
SOP_CW DATA_7 DATA_15 DATA_23 EOP_CW
SOP_CW DATA_8 DATA_16 DATA_24 EOP_CW
表 19.  TX MIIデータパターン (データレート: 29Gb以上8Gb未満)
サイクル1 サイクル2 サイクル3 サイクル4 サイクル5
SOP_CW DATA_1 DATA_9 DATA_17 DATA_DUMMY
DATA_DUMMY DATA_2 DATA_10 DATA_18 EOP_CW
SOP_CW DATA_3 DATA_11 DATA_19 DATA_DUMMY
DATA_DUMMY DATA_4 DATA_12 DATA_20 EOP_CW
SOP_CW DATA_5 DATA_13 DATA_21 DATA_DUMMY
DATA_DUMMY DATA_6 DATA_14 DATA_22 EOP_CW
SOP_CW DATA_7 DATA_15 DATA_23 DATA_DUMMY
DATA_DUMMY DATA_8 DATA_16 DATA_24 EOP_CW
表 20.  TX MIIデータパターン (データレート: 58Gb以上)
サイクル1 サイクル2 サイクル3 サイクル4 サイクル5
SOP_CW DATA_1 DATA_9 DATA_17 DATA_DUMMY
DATA_DUMMY DATA_2 DATA_10 DATA_18 DATA_DUMMY
DATA_DUMMY DATA_3 DATA_11 DATA_19 DATA_DUMMY
DATA_DUMMY DATA_4 DATA_12 DATA_20 EOP_CW
SOP_CW DATA_5 DATA_13 DATA_21 DATA_DUMMY
DATA_DUMMY DATA_6 DATA_14 DATA_22 DATA_DUMMY
DATA_DUMMY DATA_7 DATA_15 DATA_23 DATA_DUMMY
DATA_DUMMY DATA_8 DATA_16 DATA_24 EOP_CW