インテルのみ表示可能 — GUID: iqj1614671153982
Ixiasoft
1. F-tile Serial Lite IV Intel® FPGA IPユーザーガイドについて
2. F-tile Serial Lite IV Intel® FPGA IPの概要
3. はじめに
4. 機能の説明
5. パラメーター
6. F-tile Serial Lite IV Intel® FPGA IPのインターフェイス信号
7. F-tile Serial Lite IV Intel® FPGA IPを使用したデザイン
8. F-tile Serial Lite IVユーザーガイド・アーカイブ
9. F-tile Serial Lite IV Intel® FPGA IPユーザーガイドの改訂履歴
インテルのみ表示可能 — GUID: iqj1614671153982
Ixiasoft
2. F-tile Serial Lite IV Intel® FPGA IPの概要
F-tile Serial Lite IV Intel® FPGA IPは、チップツーチップ、ボードツーボード、およびバックプレーン・アプリケーションの高帯域幅データ通信に適しています。
F-tile Serial Lite IV Intel® FPGA IPには、メディア・アクセス・コントロール (MAC)、フィジカル・コーディング・サブレイヤー (PCS)、およびフィジカル・メディア・アタッチメント (PMA) ブロックが組み込まれています。
このIPでサポートするデータ転送速度は次のとおりです。
- レーンあたり最大116Gbps (PAM4モードFHTトランシーバー向け最大4レーン)
- レーンあたり最大58Gbps (PAM4モードFGTトランシーバー向け最大12レーン)
- レーンあたり最大58Gbps (NRZモードFHTトランシーバー向け最大4レーン)
- レーンあたり最大32Gbps (NRZモードFGT トランシーバー向け最大16レーン)
このIPでは、高帯域幅、低オーバーヘッド・フレーム、低I/O数が実現し、レーン数と速度ともに高いスケーラビリティーをサポートします。またこのIPは、容易にリコンフィグレーションすることができます。これは、Fタイル・トランシーバーのイーサネットPCSモードを使用した幅広いデータレートのサポートによるものです。
このIPでは、次の2つの送信モードをサポートします。
- Basicモード: 純粋なストリーミング・モードです。データの送信がパケットの開始、空のサイクル、およびパケットの終了なしで行われることにより、帯域幅が増えます。IPでは、最初の有効なデータをバーストの開始として取得します。
- Fullモード: パケット転送モードです。このモードでは、IPによるバーストおよび同期サイクルの送信は、パケットの開始時と終了時に区切り文字として行われます。
図 1. F-tile Serial Lite IVの概略ブロック図
F-tile Serial Lite IV Intel® FPGA IPのデザイン例を生成して、IP機能の詳細を知ることができます。 F-tile Serial Lite IV Intel® FPGA IPデザイン例ユーザーガイド を参照してください。