インテルのみ表示可能 — GUID: ekw1490599267443
Ixiasoft
インテルのみ表示可能 — GUID: ekw1490599267443
Ixiasoft
10.2. プログラマブル・パワー・テクノロジー
インテル® Cyclone® 10 GX デバイスでは、高速または低電力モードでの動作を目的として、コアの一部分であるタイルをコンフィグレーションすることができます。このコンフィグレーションはユーザーによる操作を必要とせず、 インテル® Quartus® Primeソフトウェアによって自動的に実行されます。タイルはオンチップ回路で高速または低電力モードに設定でき、余分なパワー・サプライを必要としません。デザインをコンパイルする際に、 インテル® Quartus® Primeソフトウェアはデザインのタイミング制約に基づいて、タイルを高速モードまたは低電力モードのどちらにするべきかを判断します。
インテル® Cyclone® 10 GXのタイルは次のコンポーネントからコンフィグレーションされています。
- メモリー・ロジック・アレイ・ブロック(MLAB)/ロジック・アレイ・ブロック(LAB)のペアと、ペアまでの配線
- ペアおよび隣接する DSP ( デジタル信号処理 ) ブロック / メモリーブロック配線への配線を有する MLAB/LAB ペア
- TriMatrix メモリーブロック
- DSPブロック
すべてのブロックと配線がタイルと関連付けられており、高速モードまたは低電力モードの一方と同じ設定を共有します。デフォルトでは、DSP ブロックまたはメモリーブロックを含むタイルは、性能を十分に発揮するために高速モードに設定されます。使用されない DSP ブロックとメモリーブロックは、スタティック電力を最小限に抑えるために低電力モードに設定されます。使用されない M20K ブロックは、スタティック電力を削減するためにVCCERAM をディスエーブルすることでスリープモードに設定されます。クロック・ネットワークは、プログラマブル・パワー・テクノロジーをサポートしていません。
プログラマブル・パワー・テクノロジを備えた、高速なスピード・グレードのFPGAが必要とするスタティック電力は、プログラマブル・パワー・テクノロジのないFPGA デバイスと比較してわずかです。プログラマブル・パワー・テクノロジを備えたデバイスでは、クリティカル・パスはデザインのごく一部分です。このため、高速モードにおける高速MLABおよびLABペアはわずかです。プログラマブル・パワー・テクノロジのないデバイスでは、クリティカル・パスのタイミングを満たすためにFPGA全体をデザインする必要があります。
インテル® Quartus® Primeソフトウェアは、デザインの未使用デバイスリソースを低電力モードにセットしてスタティック電力を削減します。次のリソースもデザインで使用されていない場合には低電力モードにセットされます。
- LAB および MLAB
- TriMatrixメモリーブロック
- DSPブロック
デザインでフェーズ・ロック・ループ(PLL) がインスタンス化されている場合は、aresetピンを High にアサートすることで PLL を低電力モードに保つことができます。