インテルのみ表示可能 — GUID: sam1403481892575
Ixiasoft
インテルのみ表示可能 — GUID: sam1403481892575
Ixiasoft
4.2.10.1. 自動スイッチオーバー
インテル® Cyclone® 10 GXの PLL は、完全にコンフィグレーション可能なクロック・スイッチオーバー機能をサポートします。
現在のリファレンス・クロックが存在しない場合、クロック・センス・ブロックは自動的に PLL 基準のバックアップ・クロックに切り替わります。デザイン内の PLL のinclk1ポートに接続することで、クロックソースをバックアップ・クロックとして選択できます。
クロック・スイッチオーバー回路は、PLL から 3 つのステータス信号 (clkbad0、clkbad1、およびactiveclock) を送信し、カスタム・スイッチオーバー回路をロジックアレイに実装します。
自動スイッチオーバー・モードでは、clkbad0信号とclkbad1信号は 2 つのクロック入力のステータスを示します。これらの信号がアサートされると、クロック・センス・ブロックは対応するクロック入力によるトグルの停止を検出します。inclk0とinclk1の間の周波数の差が 20% を超える場合、これら 2 つの信号は無効です。
activeclock信号は、2 つのクロック入力 (inclk0またはinclk1) のどちらが PLL リファレンス・クロックとして選択されているかを示します。2 つのクロック入力の周波数の差が 20% を超える場合、activeclock信号が唯一有効なステータス信号です。
PLL への現在のリファレンス・クロックがトグルを停止した際、inclk0とinclk1を自動的に切り換える場合にスイッチオーバー回路を使用します。inclk0クロックとinclk1クロックのいずれかに障害が生じ、他方が使用可能な場合は、これらのクロックを何回でも切り換えることができます。
例えば、リファレンス・クロックと同じ周波数の冗長クロックが必要なアプリケーションでは、スイッチオーバー・ステート・マシンはマルチプレクサー選択入力を制御する信号 (clksw) を生成します。この場合、inclk1が PLL リファレンス・クロックになります。
自動クロック・スイッチオーバー・モードを使用する場合、次の要件を満たしている必要があります。
- FPGA がコンフィグレーションされる際、両方のクロック入力が実行されている。
- 2 つのクロック入力の周期の差が 20% 未満である。
入力クロックは、ステータス信号が正しく動作するよう入力ジッターの仕様を満たす必要があります。入力クロックのグリッチは、入力クロック間での周波数差が 20% 以上になることがあります。
現在のクロック入力がトグルを停止し、他のクロックもトグルしていない場合、スイッチオーバーは開始されず、clkbad[0..1]信号は無効です。両方のクロック入力の周波数が異なり、周期の差が 20% 以内である場合、クロック・センス・ブロックがクロックのトグル停止を検出します。ただし、PLL はスイッチオーバーが完了した後にロックを喪失し、再ロックの時間を必要とする場合があります。
inclk0 inclk0 clkbad0 extswitch inclk1