インテルのみ表示可能 — GUID: sss1411468466077
Ixiasoft
1.3.5. 拡張ビットストリーム圧縮および解凍の使用
PFL IPコアの拡張ビットストリーム圧縮および解凍機能により、フラッシュ・メモリー・デバイスのコンフィグレーション・ファイルのサイズが削減されます。デザインによっては、平均してファイルサイズを最大50%削減できます。拡張ビットストリーム圧縮機能をオンにすると、PFL IPコアによりデータ暗号化がディスエーブルされます。
| FPGAコンフィグレーション | 標準ビットストリーム圧縮機能 | 拡張ビットストリーム圧縮機能 | 二重圧縮手法 |
|---|---|---|---|
| FPGAのオンチップ・ビットストリーム解凍がイネーブル | あり | なし | あり |
| PFL拡張ビットストリーム解凍がイネーブル | なし | あり | あり |
| 標準コンフィグレーション・ファイルのサイズ縮小率 | 35%–55% | 45%–75% | 40%–60% |
| PSコンフィグレーション時間 | 中程度 12 | 低速 | 中程度12 |
| FPPコンフィグレーション時間 | 高速13 | 超高速14 | サポートなし |
注: PFLを圧縮で使用する場合は、デバイスのMSELピンを圧縮または解凍用に設定します。プログラミング・ファイルを生成または変換する際に、圧縮をイネーブルすることができます。プログラミング・ファイルの生成中 (圧縮がイネーブルになっている場合) における最初の数バイトで、ビットセットにより、受信ファイルが圧縮ファイルであることがPFLに通知されます。×4のDCLKからデータへの変換は、PFLで自動的に処理されます。
注: 標準データ圧縮機能について詳しくは、関連するデバイス・ハンドブックのコンフィグレーションの章内のConfiguration Data Decompressionの項を参照してください。
FPPコンフィグレーション・スキームの場合、拡張ビットストリーム圧縮機能は、より高いコンフィグレーション・データ圧縮率とより高速なコンフィグレーション時間を実現するのに役立ちます。PSコンフィグレーション・スキームの場合、二重圧縮技術は、より高いコンフィグレーション・データ圧縮率および中程度のコンフィグレーション時間を実現するのに役立ちます。二重圧縮手法をイネーブルするには、PFLパラメーター・エディターで標準ビットストリーム圧縮機能および拡張ビットストリーム圧縮機能の両方をオンにします。
図 13. PSまたはFPPコンフィグレーション・スキームでの拡張ビットストリーム圧縮機能を備えたFPGAコンフィグレーション・データ・フロー
図 14. PSコンフィグレーション・スキームでの二重圧縮手法を使用したFPGAコンフィグレーション・データ・フロー
12 FPGAは圧縮されたビットストリームを受信します。これにより、ビットストリームをFPGAに送信する時間が短縮されます。
13 オンチップ・ビットストリーム解凍がイネーブルになっているFPPの場合、DCLK周波数はデバイスに応じて、データレートの×2、×4、または×8です。DCLKとデータレートの関係は、それぞれのデバイス・ハンドブックのコンフィグレーションの章内のFPP Configurationの項で確認できます。
14 拡張ビットストリーム解凍がイネーブルになっているFPPの場合、DCLK周波数はデータレートの×1です。