インテルのみ表示可能 — GUID: sss1412046233579
Ixiasoft
1.4.3.1. PFLシミュレーション用のテスト・ベンチ・ファイルの作成
テスト・ベンチ・ファイルを使用して、PFL IPコアとフラッシュ・メモリー・デバイス間のインターフェイスを確立できます。PFL IPコアの入力ポートと出力ポートを、適切なデータまたはアドレスバス、およびフラッシュのコントロール信号にマッピングする必要があります。
信号マッピングを実行するには、テストベンチにPFLプリミティブ・ブロックおよびフラッシュ・プリミティブ・ブロックを含める必要があります。プリミティブ・ブロックには、デバイスの入力ポートと出力ポートが含まれています。フラッシュ・プリミティブ・ブロックは、フラッシュ・メモリー・デバイスのメーカーから提供されたシミュレーション・モデル・ファイルから入手可能です。
PFL IPコアとフラッシュ・メモリー・デバイス間の接続を確立するには、フラッシュ・データ・バス、フラッシュ・アドレス・バス、およびPFLプリミティブ・ブロックからのフラッシュ・コントロール信号を、フラッシュ・プリミティブ・ブロックの適切なポートに接続する必要があります。
PFLプリミティブ・ブロック
pfl pfl_inst (
.fpga_pgm(<fpga_pgm source>),
.pfl_clk(<pfl clock source>),
.pfl_flash_access_granted(<pfl_flash_access_granted source>),
.pfl_flash_access_request(<pfl_flash_access_granted destination>),
.pfl_nreconfigure(<pfl_nreconfigure source>),
.pfl_nreset(<pfl_nreset source>),
.flash_addr(<flash address bus destination>),
.flash_data(<flash_data bus destination>),
.flash_nce(<flash_nce destination>),
.flash_noe(<flash_noe destination>),
.flash_nreset(<flash_nreset destination>),
.flash_nwe(<flash_nwe destination>),
.fpga_conf_done(<fpga_conf_done source>),
.fpga_nstatus(<fpga_nstatus source>),
.fpga_data(<fpga_data destination>),
.fpga_dclk(<fpga_dclk destination>),
.fpga_nconfig(<fpga_nconfig destination>),
);
注: フラッシュ・シミュレーション・モデル・ファイルについて詳しくは、フラッシュ・メモリー・デバイスのメーカーにお問い合わせください。