インテルのみ表示可能 — GUID: sss1412058960972
Ixiasoft
1.4.6. 複数のフラッシュ・メモリー・デバイスのプログラミング
PFL IPコアでは、最大16のフラッシュ・メモリー・デバイスの複数のフラッシュ・プログラミングをサポートしています。この機能により、PFL IPコアを複数のフラッシュ・メモリー・デバイスに接続し、フラッシュ・プログラミングを連続して実行できます。PFL複数フラッシュ・プログラミングは、速度モードとエリアモードの両方のフラッシュ・プログラミングをサポートしています。FPGAコンフィグレーションの場合、nCE[0] ピンに接続するフラッシュ・メモリー・デバイスのコンテンツをコンフィグレーション・データとして使用します。
複数のフラッシュ・プログラミング機能を使用するには、次の手順に従います。
- PFL IPコアのパラメーター・エディターで、CPLDに接続されているフラッシュ・メモリー・デバイスの数を選択します。
- ブロック・ダイアグラム図で、PFLの nCE ピンをフラッシュ・メモリー・デバイスの nCE ピンに接続します。デザインをコンパイルします。
- インテル® Quartus® PrimeプログラマーのAuto Detectをクリックします。CPLDがメインアイテムとして表示され、デバイスツリーでセカンダリー・アイテムとして検出されたCFIフラッシュ・メモリー・デバイスのリストが続きます。
- フラッシュ・メモリー・デバイス .pof を各フラッシュ・メモリー・デバイスに接続します。
- インテル® Quartus® Prime Programmerで、必要な動作のためのボックスをチェックし、Startをクリックします。