Parallel Flash Loader Intel® FPGA IPユーザーガイド

ダウンロード PDF
ID 683698
日付 7/23/2021
Public
ドキュメント目次
ドキュメント目次 x
1. Parallel Flash Loader Intel® FPGA IPユーザーガイド
1. Parallel Flash Loader Intel® FPGA IPユーザーガイド x
1.1. 機能 1.2. デバイスサポート 1.3. 機能の説明 1.4. PFL IPコアの使用 1.5. エンベデッド・システム内のPFL IPコア 1.6. サードパーティー製のプログラマーのサポート 1.7. パラメーター 1.8. 信号 1.9. 仕様 1.10. Parallel Flash Loader Intel FPGA IPユーザーガイド・アーカイブ 1.11. Parallel Flash Loader Intel® FPGA IPユーザーガイドの改訂履歴
1.2. デバイスサポート x
1.2.1. サポートされているフラッシュ・メモリー・デバイス 1.2.2. サポートされているスキームと機能
1.3. 機能の説明 x
1.3.1. フラッシュメモリーのプログラミング 1.3.2. フラッシュメモリーからのインテルFPGAコンフィグレーションの制御 1.3.3. PFLアドレスとフラッシュアドレスのマッピング 1.3.4. フラッシュ.pof内へのページ実装 1.3.5. 拡張ビットストリーム圧縮および解凍の使用 1.3.6. リモート・システム・アップグレードの使用
1.3.1. フラッシュメモリーのプログラミング x
1.3.1.1. CFIフラッシュのプログラミング 1.3.1.2. Quad SPIフラッシュのプログラミング 1.3.1.3. NANDフラッシュのプログラミング
1.3.4. フラッシュ.pof内へのページ実装 x
1.3.4.1. オプションビットの格納
1.3.6. リモート・システム・アップグレードの使用 x
1.3.6.1. PFL IPコアのリモート・システム・アップグレード・ステートマシン 1.3.6.2. PFL IPコアを使用したリモート・システム・アップグレードの実装 1.3.6.3. ユーザー・ウォッチドッグ・タイマー
1.4. PFL IPコアの使用 x
1.4.1. .sofファイルの.pofへの変換 1.4.2. PFLタイミングの制約 1.4.3. PFLデザインのシミュレーション 1.4.4. インテルCPLDおよびフラッシュ・メモリー・デバイスのプログラミング 1.4.5. 新しいCFIフラッシュデバイスの定義 1.4.6. 複数のフラッシュ・メモリー・デバイスのプログラミング 1.4.7. インテルCPLDとフラッシュ・メモリー・デバイス・プログラミング用のJamファイルの作成
1.4.2. PFLタイミングの制約 x
1.4.2.1. クロック信号の制約 1.4.2.2. 同期入出力ポートの制約 1.4.2.3. 非同期入出力ポート、および双方向同期ポートの制約 1.4.2.4. PFLタイミング制約の概要
1.4.3. PFLデザインのシミュレーション x
1.4.3.1. PFLシミュレーション用のテスト・ベンチ・ファイルの作成 1.4.3.2. ModelSim-Intel FPGAソフトウェアでのPFLシミュレーションの実行 1.4.3.3. FPGAコンフィグレーション用のPFLシミュレーションの実行
1.4.4. インテルCPLDおよびフラッシュ・メモリー・デバイスのプログラミング x
1.4.4.1. インテルCPLDとフラッシュ・メモリー・デバイスの別々でのプログラミング
1.9. 仕様 x
1.9.1. コンフィグレーション時間の計算例
1. Parallel Flash Loader Intel® FPGA IPユーザーガイド

1.11. Parallel Flash Loader Intel® FPGA IPユーザーガイドの改訂履歴

ドキュメント・バージョン インテル® Quartus® Primeバージョン IPバージョン 変更内容
2021.07.23 21.1 19.1.0 PFLデザインのシミュレーションの注記を修正して、機能ネットリストに基づくゲートレベル・シミュレーションを使用してPFLシミュレーションを実行できることを明確にしました。
2021.06.04 21.1 19.1.0 PFLタイミング制約の表で、flash_data の制約タイプを修正しました。
2021.03.29 21.1 19.1.0
  • .sofファイルの.pofへの変換の項に、Quad SPIフラッシュに関する注記を追加しました。
  • クロック信号の制約の項に、Timing Analyzerでのpfl_clk信号の制約 および Timing Analyzerでのfpga_dclk信号の制約 を追加しました。
  • 双方向同期ポートを追加して非同期入出力ポートの制約を更新し、最大遅延の計算の表を追加しました。
  • PFLタイミング制約の表に、制約タイプと遅延値を更新しました。
2021.01.19 18.1 18.0
  • 文書タイトルを Parallel Flash Loader Intel® FPGA IPユーザーガイドに変更しました。
  • Quad SPIフラッシュのプログラミングの項で、PFL IPコアでサポートされているQuad SPIフラッシュの数を4から8に修正しました。
  • Parallel Flash Loader Intel FPGA IPのパラメーター・エディターの図を追加しました。
  • CPLD JTAGインターフェイスを使用したQuad SPIフラッシュ・メモリー・デバイスのプログラミングの図を更新しました。
  • 最新のインテルのブランド規格に合わせた更新を行いました。
ドキュメント・バージョン インテル® Quartus® Primeバージョン 変更内容
2020.03.31 18.1
  • PFL Intel FPGA IPコアでサポートされているCFIフラッシュ・メモリー・デバイスの表を更新して、Cypress、Macronix、およびESMTの廃止されたフラッシュ・メモリー・デバイスに関する注記を追加しました。
2019.02.19 18.1
  • インテル® Quartus® Prime開発ソフトウェア・バージョン18.1以降、このIPコアの名前をIntel FPGA Parallel Flash Loader IPコアからParallel Flash Loader Intel FPGA IPコアに変更しました。
  • MT25QU02GCBBデバイスのサポートを、PFL IPコアでサポートされているクアッドSPIフラッシュ・メモリー・デバイスの表に追加しました。
  • 新しいCFIフラッシュデバイスの定義の項に、ユーザーのフラッシュ定義情報に関する注記を追加しました。
2018.08.06 17.1 コンフィグレーション時間の計算例の項の例3. ページモードで、100 MHzでのクロックサイクルの合計およびコンフィグレーション時間の合計の計算を更新しました。
2018.07.10 17.1 PFL IPコアでサポートされているNANDフラッシュ・メモリー・デバイスの表で、Micron (MT29) デバイスの集積度を更新しました。
日付 バージョン 変更内容
2017年11月 2017.11.06
  • PFL FPGA Configurationパラメーターの表で、Use advance read modeパラメーターを更新して、Intel Burst modeのレイテンシー・カウント・オプションを含めました。
  • SpansionのインスタンスをCypressに変更し、Cypressの以前の名称がSpansionであることを示す注記を追加しました。
  • PFL Flash Programmingパラメーターで、FIFO sizeのパラメーター値を更新しました。
  • 関連リンクに、JEDEC CFI規格へのリンクを追加しました。
  • PFL IPコアのリモート・システム・アップグレード・ステートマシンで、入力ピンをLowにパルスする前のクロックサイクルを15に更新しました。
  • PFL信号の表で、pfl_nreconfigure 信号の説明を更新しました。
  • インテルにブランド変更しました。
  • Micron MT28EW CFIフラッシュ製品ファミリーのサポートを追加しました。
  • サポートが終了したすべてのMicron CFIフラッシュメモリーに注記を追加しました。
  • PFL信号の表の flash_io0[]、flash_io1[]、flash_io2[] および flash_io3[] を出力から双方向に更新しました。
  • EON Silicon SolutionのインスタンスをESMTに変更し、ESMTの以前の名称がEON Silicon Solutionであることを示す注記を追加しました。
  • Largest flash densityパラメーターの説明を更新しました。
2016年10月 2016.10.31
  • PFL IPコアでサポートされているCFIフラッシュ・メモリー・デバイスのMicronフラッシュを更新しました。
  • PFL IPコアでサポートされているクアッドSPIフラッシュ・メモリー・デバイスのFS Spansionフラッシュを削除しました。
  • PFL Flash Interface Settingパラメーターのパラメーター値を更新しました。
2016年6月 2016.06.01
  • ノーマルモードとページモードの例で、DCLK比率およびCcfgを修正しました。
  • PFL IPコアでサポートされているクアッドSPIフラッシュ・メモリー・デバイスにN25Q256を追加しました。
  • PFL IPコアでサポートされているクアッドSPIフラッシュ・メモリー・デバイスからS25FS512Sを削除しました。
  • グループ化された表を分割することで、パラメーターの表を編集しました。
  • PFL Flash Interface Settingパラメーターの表で、Number of flash devices usedオプションとLargest flash densityオプションを更新しました。
2016年5月 2016.05.02
  • Quartus IIのインスタンスをQuartus Primeに変更しました。
  • NativeLinkを使用してPFLシミュレーションを設定し、ModelSimシミュレーションを実行する手順を追加しました。
  • fpga_data と fpga_dclk の制約タイプを修正しました。
  • ノーマルモードの例とページモードの例でDCLK比率を修正しました。
  • Page Modeのコンフィグレーション時間計算のCaccessの式を修正しました。
  • flash_data の遅延値を修正しました。
2015年6月 2015.06.15 Spansion S25FS256SおよびS25FS512Sのサポートを追加しました。
2015年1月 2015.01.23
  • デュアルP30またはP33 CFIフラッシュ・メモリー・デバイスを使用したPFL IPコアの表で、DATA幅を修正しました。
  • S29JL032HおよびS29JL032HのSpansion部品番号をそれぞれ、229JL032Hおよび229JL032Hから修正しました。
  • Micron MT28GU512AAA1EGC-0SITおよびMT28GU01GAAA1EGC-0SITを追加しました。
  • コマンドラインを使用してPFLをプログラミングする例を追加しました。
  • デバイスファミリーをグループ化することで、サポートされているフラッシュ・メモリー・デバイスを再配置しました。
  • サードパーティー製のプログラマー・サポートを追加しました。
2014年6月 2014.06.30 MegaWizard Plug-In Managerの情報をIP Catalogに置き換えました。
2014年5月 3.2 41ページの表16を更新して、拡張ビットストリーム解凍IPコアのオプション用のStratix V制約を削除しました。
2013年5月 3.1 5ページの表2を更新して、28F00BP30および28F00BP33を追加しました。
2012年9月 3.0
  • メーカー名をNumonyxからMicronに更新しました。
  • 22ページの「PFL IPコアを使用したリモート・システム・アップグレードの実装」および49ページの「仕様」を更新しました。
  • 7ページの表4、30ページの表10、41ページの表16、45ページの表17、および50ページの表18を更新しました。
  • 図を削除しました。
2012年8月 2.1 表1を更新しました。
2011年12月 2.0
  • 「拡張ビットストリーム圧縮および解凍の使用」を更新して、リファレンスを追加しました。
  • 表1を更新して、Eon Silicon CFIデバイスEN29GL128を含め、S29GL-Nデバイスを削除しました。
  • 表2を更新して、Micron QSPIデバイスN25Q128を追加しました。
  • 「仕様」を更新しました。
  • 表13を更新して、Stratix Vデバイス用のFPP x16およびFPP x32コンフィグレーション・スキームを含めました。
  • 図27を更新しました。
  • 図31を追加しました。
  • 編集上の軽微な変更を行いました。
2011年2月 1.1
  • ユーザーガイドを再構築しました。
  • Quartus IIソフトウェア10.1リリースの新機能に関する情報、NANDフラッシュのサポートを追加しました。
2010年7月 1.0 AN386: Using the Parallel Flash Loader With the Quartus II Softwareより改編しました。
レベル 2 の表題