インテルのみ表示可能 — GUID: sss1411466265009
Ixiasoft
1.3.4. フラッシュ.pof内へのページ実装
PFL IPコアでは、コンフィグレーション・データをフラッシュ・メモリー・ブロックの最大8ページに格納します。各ページには、1つのFPGAチェーンのコンフィグレーション・データが保持されます。1つのFPGAチェーンには、複数のFPGAを含めることができます。複数のFPGAを備えたFPGAチェーンの場合、PFL IPコアは複数のSRAM Object File (.sof) を同じページに格納します。
ページの総数と各ページのサイズは、フラッシュの集積度によって異なります。これらのページにより、別々のFPGAチェーンにデザインを格納したり、同じFPGAチェーンに向けた異なるデザインを別々のページに格納したりすることが可能です。
フラッシュ・メモリー・デバイス .pof の作成には、生成した .sof ファイルを使用します。このような .sof ファイルを .pof に変換するには、次のアドレスモードを使用してページアドレスを決定してください。
- Blockモード - ページの開始アドレスと終了アドレスを指定できます。
- Startモード - 開始アドレスのみ指定できます。各ページの開始アドレスは、8Kバイト境界の上に配置できます。最初の有効な開始アドレスが0×000000の場合、次の有効な開始アドレスは0×2000のインクリメントとなります。
- Autoモード - インテル® Quartus® Prime開始ソフトウェアがページの開始アドレスを自動で決定します。 インテル® Quartus® Prime開発ソフトウェアは、128Kバイト境界の上にページをアライメントします。例えば、最初の有効な開始アドレスが0×000000の場合、次の有効な開始アドレスは0×20000のインクリメントとなります。
注: NANDフラッシュをプログラミングする場合は、NANDフラッシュ・メモリー・デバイスの予約ブロック開始アドレスおよび開始アドレスを指定して、ファイルが128Kバイト境界内にあることを確認する必要があります。