インテルのみ表示可能 — GUID: sss1411461140118
Ixiasoft
1.3.1.2. Quad SPIフラッシュのプログラミング
インテルCPLDのJTAGインターフェイスを使用して、PFL IPコアでQuad SPIフラッシュ・メモリー・デバイスをプログラミングすることもできます。
インテルCPLDでインスタンス化されたPFL IPコアは、CPLD JTAGプログラミング・インターフェイスとインテルCPLD I/Oピンに接続するQuad SPIフラッシュ・メモリー・デバイス・インターフェイス間のブリッジとして機能します。最大8つの同一のQuad SPIフラッシュを並列に接続して、より多くのコンフィグレーション・データ・ストレージを実装できます。
注: Quad SPIフラッシュをパラレルで接続する場合は、メモリー集積度、デバイスファミリー、メーカーが同一のフラッシュ・メモリー・デバイスを使用してください。
図 4. CPLD JTAGインターフェイスを使用したQuad SPIフラッシュ・メモリー・デバイスのプログラミング図で示しているのは、JTAGインターフェイスを介してQuad SPIフラッシュ・メモリー・デバイスをプログラミングするためのブリッジとして機能するインテルCPLDです。PFL IPコアでは、最大4つのデバイスの複数のQuad SPIフラッシュ・プログラミングをサポートします。
注: PFL IPコアでは、最大8つのデバイスの複数のQuad SPIフラッシュ・プログラミングをサポートします。