インテルのみ表示可能 — GUID: sss1411459893673
Ixiasoft
1.3.1.1. CFIフラッシュのプログラミング
インテルのコンフィグレーション・デバイスでは、JTAGインターフェイスを介したプログラミングをサポートし、システム内のプログラミングと更新が可能になります。ただし、標準のフラッシュ・メモリー・デバイスでは、JTAGインターフェイスをサポートしていません。インテルCPLDのJTAGインターフェイスを使用して、フラッシュ・メモリー・デバイスを間接的にプログラミングできます。
インテルCPLD JTAGブロックは、特別なJTAGモードでロジックアレイと直接インターフェイスします。このモードでJTAGチェーンが通過するのは、インテルCPLDバウンダリースキャン・セル (BSC) ではなくロジックアレイです。PFL IPコアはJTAGインターフェイス・ロジックを提供して、 インテル® Quartus® Prime開発ソフトウェアによって提供されるJTAGストリームを変換、およびCPLD I/Oピンに接続されたCFIフラッシュ・メモリー・デバイスをプログラミングします。
図 2. JTAGインターフェイスを使用したCFIフラッシュメモリーのプログラミング図で示しているのは、JTAGインターフェイスを介してCFIフラッシュ・メモリー・デバイスをプログラミングするためのブリッジとしてコンフィグレーションされたインテルCPLDです。
PFL IPコアでは、バースト読み出しモードでデュアルMT28EW CFIフラッシュ・メモリー・デバイスをサポートし、コンフィグレーション時間を短縮します。2つの同一のMT28EW CFIフラッシュ・メモリー・デバイスは、同じデータバス、クロック、およびコントロール信号を使用して、CPLDに並列に接続します。FPGAコンフィグレーション中、FPGA DCLK周波数はflash_clk周波数の4倍高速です。
注: デュアルモードは、P30およびP33デバイスでもサポートされています。
図 3. デュアルMT28EW CFIフラッシュ・メモリー・デバイスを備えたPFL IPコアデュアルMT28EW CFIフラッシュ・ソリューションのフラッシュ・メモリー・デバイスは、同じデバイスファミリーおよびメーカーからの同じメモリー集積度を備えている必要があります。