インテルのみ表示可能 — GUID: sss1411547027320
Ixiasoft
1.3.6.2. PFL IPコアを使用したリモート・システム・アップグレードの実装
PFL IPコアを使用したリモート・システム・アップグレード機能は、fpga_pgm[2..0] および pfl_nreconfigure ポートを制御することにより実現できます。
fpga_pgm[2..0] および pfl_nreconfigure ポートを制御するには、ユーザー定義ロジックが次の機能を実行する必要があります。
- FPGAの電源投入後、ユーザーロジックは fpga_pgm[2..0] ポートを設定して、フラッシュからロードするコンフィグレーション・イメージのページを指定します。
- リモートホストがフラッシュへの新しいイメージの更新を完了した後、ユーザーロジックは、pfl_nreconfigure ピンをLowに引き上げ、fpga_pgm[2..0] を新しいイメージが配置されているページに設定することによってリコンフィグレーションをトリガーします。pfl_nreconfigure 信号は、1 pfl_clk サイクルを超えてLowにパルスされます。
- ユーザー・ウォッチドッグ・タイマーをイネーブルしている場合、ユーザーロジックは pfl_watchdog_error ポートを監視して、ウォッチドッグ・タイムアウト・エラーの発生を検出することができます。pfl_watchdog_error ピンがHighにアサートされている場合、これはウォッチドッグ・タイムアウト・エラーを示します。ユーザーロジックを使用して fpga_pgm[2..0] を設定し、pfl_nreconfigure ポートをLowに引き上げ、FPGAのリコンフィグレーションを開始できます。ウォッチドッグ・タイマー・エラー後にフラッシュ・メモリー・デバイスからロードされるリカバリーページは、fpga_pgm[2..0] の設定によって異なります。
図 17. PFL IPコアを使用したリモート・システム・アップグレードの実装