Parallel Flash Loader Intel® FPGA IPユーザーガイド

ID 683698
日付 7/23/2021
Public
ドキュメント目次

1.3.1.3. NANDフラッシュのプログラミング

インテルCPLDのJTAGインターフェイスを使用して、PFL IPコアでNANDフラッシュ・メモリー・デバイスをプログラミングできます。NANDフラッシュ・メモリー・デバイスは、CFIフラッシュと比較して、さらにシンプルなデバイスであり、より高速な消去と書き込み速度および、より高いメモリー集積度を備えています。

インテルCPLDのJTAGインターフェイスを使用して、フラッシュ・メモリー・デバイスを間接的にプログラミングできます。CPLD JTAGブロックは、特別なJTAGモードでロジックアレイと直接インターフェイスします。このモードでJTAGチェーンが通過するのは、インテルCPLD BSCではなくロジックアレイです。PFL IPコアはJTAGインターフェイス・ロジックを提供して、 インテル® Quartus® Prime開発ソフトウェアからのJTAGストリームを変換、およびCPLD I/Oピンに接続するNANDフラッシュ・メモリー・デバイスをプログラミングします。

図 5. JTAGインターフェイスを使用したNANDフラッシュ・メモリー・デバイスのプログラミング図で示しているのは、JTAGインターフェイスを介してNANDフラッシュ・メモリー・デバイスをプログラミングするためのブリッジとして機能するCPLDです。