Parallel Flash Loader Intel® FPGA IPユーザーガイド

ID 683698
日付 7/23/2021
Public
ドキュメント目次

1.3.3. PFLアドレスとフラッシュアドレスのマッピング

PFL IPコアとフラッシュ・メモリー・デバイス間のアドレス接続は、フラッシュ・メモリー・デバイスのベンダーとデータバス幅によって異なります。
図 7. 8ビットモードのMicron J3フラッシュメモリーPFL IPコアとフラッシュ・メモリー・デバイス間のアドレス接続は同じです。
図 8. 16ビットモードのMicron J3、P30、およびP33フラッシュメモリーMicron J3、P30、およびP33の16ビット・フラッシュ・メモリーのフラッシュ・メモリー・アドレスは、PFL IPコアのフラッシュアドレスと比較して1ビット下にシフトします。Micron J3、P30、およびP33フラッシュメモリーのフラッシュアドレスは、ビット0ではなくビット1から始まります。
図 9. 8ビットモードでのCypressおよびMicronのM28、M29、およびMT28EWフラッシュメモリーCypressの8ビットフラッシュのフラッシュ・メモリー・アドレスは、1ビット上にシフトします。PFL Ipコアのアドレスビット0は、フラッシュメモリーのデータピン D15 に接続します。
図 10. 16ビットモードでのCypressおよびMicronのM28、M29、およびMT28EWフラッシュメモリーPFL IPコアとフラッシュ・メモリー・デバイス間のアドレスビット番号は同じです。