インテルのみ表示可能 — GUID: ahq1484179071370
Ixiasoft
インテルのみ表示可能 — GUID: ahq1484179071370
Ixiasoft
2.3.4. PMAパラメーター
- TX Bonding Options
- TX PLL Options
- TX PMA Optional Ports
- RX CDR Options
- RX PMA Optional Ports
パラメーター | 値 | 説明 |
---|---|---|
TX channel bonding mode | Not bonded PMA only bonding PMA and PCS bonding |
指定したチャネルで使用するボンディング・モードを選択します。ボンディング・チャネルは、単独のTX PLLを使用して複数のチャネルを駆動するクロックを生成し、これによりチャネル間のスキューを削減します。次のオプションが使用可能です。 Not bonded: ノンボンディング・コンフィグレーションでは、TX PLLからネイティブPHY IPコアまで高速シリアルクロックのみが接続されることが想定されています。低速パラレルクロックは、トランシーバー・チャネルにあるローカルクロック生成ブロック (CGB) によって生成されます。ノンボンディング・コンフィグレーションではチャネルが互いに関連しておらず、また、フィードバック・パスがPLLに対してローカルであるために、チャネル間のスキューを計算することができません。 PMA only bonding: PMAボンディングでは、高速シリアルクロックがトランスミッターPLLからマスターCGBに配線されます。マスターCGBが高速クロックおよび低速パラレルクロックを生成し、各チャネルのローカルCGBはバイパスされます。詳しくは、チャネル・ボンディングの項を参照してください。 PMA and PCS bonding: PMAおよびPCSボンディングのコンフィグレーションでは、各チャネルのローカルCGBはバイパスされ、マスターCGBによって生成されたパラレルクロックがネットワークのクロック駆動に使用されます。マスターCGBは高速と低速どちらのクロックも生成します。マスターチャネルはPCSコントロール信号を生成し、コントロール・プレーン・ブロックを介して他のチャネルに分配します。 デフォルト値はNot bondedです。 詳しくは、PLLおよびクロック・ネットワークの章でチャネル・ボンディングの項を参照してください。 |
PCS TX channel bonding master | Auto、0 ~ <チャネル数> -1 | このフィーチャーは、PMAおよびPCSボンティング・モードがイネーブルになっている場合にのみ使用可能です。PCSボンディング・コンフィグレーションのマスターPCSチャネルを指定します。ボンディングでコンフィグレーションされた各ネイティブPHY IPコアのインスタンスにボンディング・マスターを指定する必要があります。Autoを選択した場合、推奨されるチャネルをネイティブPHY IPコアが自動的に選択します。 デフォルト値はAutoです。TXチャネル・ボンディング・マスターの詳細については、PLLおよびクロック・ネットワークの章を参照してください。 |
Actual PCS TX channel bonding master | 0 ~ <チャネル数> -1 | このパラメーターは、PCS TX channel bonding masterパラメーターの選択に基づいて自動的に選択されます。PCSボンディング・コンフィグレーション用に選択されたマスターPCSチャネルを示します。 |
PCS reset sequence | Independent Simultaneous |
PCS tx/rx_digitalreset を独立するか、または同時にアサートおよびデアサートするかどうかを選択します。独立を選択すると、各トランシーバー・チャネルのPCSリセットのアサートおよびデアサートが次々にスタガーを行います。PCSノンボンディング・コンフィグレーションでは、独立した設定をお勧めします。同時を選択すると、各トランシーバー・チャネルのすべてのPCSリセットが同時にアサートおよびデアサートされます。次の動作には同時設定が必要です。
|
パラメーター | 値 | 説明 |
---|---|---|
TX local clock division factor | 1、2、4、8 |
パラレルクロックおよびシリアルクロックに正しい周波数を生成するために、トランシーバー・チャネルで使用可能な分周器の値を指定して、TX PLL出力クロックを分周します。 |
Number of TX PLL clock inputs per channel | 1、2、3、4 |
チャネルごとのTX PLLクロック入力の数を指定します。TX PLLクロックソース間を動的に切り替える設計をする場合に、このパラメーターを使用します。最大で4つの入力ソースに対応できます。 |
Initial TX PLL clock input selection | 0 ~ <TX PLL クロック入力数> -1 |
最初に選択されるTX PLLクロック入力を指定します。複数のTX PLLクロック入力を切り替える設計をする場合に、このパラメーターが必要です。 |
パラメーター | 値 | 説明 |
---|---|---|
Enable tx_pma_iqtxrx_clkout port | On/Off | オプションの tx_pma_iqtxrx_clkout 出力クロックをイネーブルします。このクロックは、TX PMA出力クロックからPLLの入力までをカスケード接続するために使用します。 |
Enable tx_pma_elecidle port | On/Off | tx_pma_elecidle ポートをイネーブルします。このポートをアサートすると、トランスミッターは強制的に電気的アイドル状態になります。トランシーバーがPCI Express用にコンフィグレーションされた場合には、このポートは無効です。 |
パラメーター | 値 | Description |
---|---|---|
Number of CDR reference clocks | 1 ~ 5 | CDRリファレンス・クロックの数を指定します。最大で5つのソースに対応できます。 デフォルト値は1です。 |
Selected CDR reference clock | 0 ~ <CDRリファレンス・クロック数> -1 | 最初のCDRリファレンス・クロックを指定します。このパラメーターで使用可能なCDRリファレンスを決定します。 デフォルト値は0です。 |
Selected CDR reference clock frequency | <データレートにより異なる> | CDRリファレンス・クロックの周波数を指定します。この値は、指定されたデータレートに応じて異なります。 標準ボード・オシレーターのリファレンス・クロック周波数になるレーン・データレートを選択し、CDRリファレンス・クロックを駆動してジッター要件を満たす必要があります。標準リファレンス・クロック周波数から逸脱するレーン・データレートを選択すると、カスタム・ボード・オシレーターのクロック周波数が発生する可能性があり、非常に高価または使用不可能になる場合があります。 |
PPM detector threshold | 100 300 500 1000 |
CDRのPPMしきい値を指定します。受信シリアルデータとCDRリファレンス・クロックの間のPPMがこのしきい値を超過すると、CDRのロックが外れます。 デフォルト値は1000です。 |
パラメーター | 値 | Description |
---|---|---|
Enable rx_pma_iqtxrx_clkout port | On/Off | オプションの rx_pma_iqtxrx_clkout 出力クロックをイネーブルします。このクロックは、RX PMA出力クロックからPLLの入力までをカスケード接続するために使用します。 |
Enable rx_pma_clkslip port | On/Off | オプションの rx_pma_clkslip コントロール入力ポートをイネーブルします。 アサートされると、デシリアライザーは1つのシリアルビットをスキップするか、シリアルクロックを1サイクル一時停止してワード・アライメントを実行します。 |
Enable rx_is_lockedtodata port | On/Off | オプションの rx_is_lockedtodata ステータス出力ポートをイネーブルします。この信号は、RX CDRがデータモードにロックされている、または、受信データストリームにロックされようとしていることを示します。この信号は非同期出力信号です。 |
Enable rx_is_lockedtoref port | On/Off | オプションの rx_is_lockedtoref ステータス出力ポートをイネーブルします。この信号は、RX CDRがCDRリファレンス・クロックにロックされていることを示します。この信号は非同期出力信号です。 |
Enable rx_set_lockedtodata port and rx_set_lockedtoref ports | On/Off | オプションの rx_set_lockedtodata および rx_set_lockedtoref コントロール入力ポートをイネーブルします。これらのコントロール・ポートを使用して、RX CDRのロックモードをマニュアルで制御します。これらの信号は非同期入力信号です。 |
Enable PRBS (Pseudo Random Bit Sequence) verifier control and status port | On/Off | オプションの rx_prbs_err、rx_prbs_clr、および rx_prbs_done コントロール・ポートをイネーブルします。これらのポートは内部PRBSベリファイアーを制御し、内部PRBSベリファイアーからステータスを収集します。 |
Enable rx_seriallpbken port | On/Off | オプションのrx_seriallpbken 制御入力ポートをイネーブルします。この信号のアサートにより、トランシーバー内のTXからRXへのシリアル・ループバック・パスがイネーブルされます。この信号は非同期入力信号です。 |