インテルのみ表示可能 — GUID: gba1549556388947
Ixiasoft
1.3.1. 信号情報
1.3.2. メインメモリーに対する読み出しおよび書き込み
1.3.3. 割り込み
1.3.4. UMsg
1.3.5. I/OメモリーへのMMIOアクセス
1.3.6. CCI-P Tx信号
1.3.7. Txヘッダーのフォーマット
1.3.8. CCI-P Rx信号
1.3.9. マルチキャッシュ・ライン・メモリー・リクエスト
1.3.10. バイト・イネーブル・メモリー・リクエスト (インテル FPGA PAC D5005)
1.3.11. そのほかの制御信号
1.3.12. プロトコルフロー
1.3.13. 順序付けの規則
1.3.14. タイミング図
1.3.15. CCI-P のガイダンス
インテルのみ表示可能 — GUID: gba1549556388947
Ixiasoft
1.1.3. 関連資料
資料 | 説明 |
---|---|
Intel® Software Developers Manual | この資料には、 Intel® 64 and IA-32 Architecture Software Development Manualの3つのVolumeすべてが含まれます (Basic Architecture: 注文番号253665、Instruction Set Reference A-Z: 注文番号325383、System Programming Guide: 注文番号325384)。デザインニーズを評価する際は、この3つのVolumeをすべて参照ください。 |
Intel® Virtualization Technology for Directed I/O Architecture Specification | このドキュメントは、ダイレクトI/O向けインテル・バーチャライゼーション・テクノロジー (ダイレクトI/O向けインテルVT) について説明しています。このテクノロジーは、インテルのプラットフォーム仕様に準拠するインテル・プロセッサーおよびコア・ロジック・チップセットを使用するプラットフォームに適用されるため、I/Oバーチャライゼーションをサポートするコンポーネントに関して具体的に説明します。 |