インテル® アクセラレーション・スタック (インテル® Xeon® CPU＆FPGA対応) コア・キャッシュ・インターフェイス (CCI-P) リファレンス・マニュアル

ダウンロード PDF
ID 683193
日付 11/04/2019
Public
ドキュメント目次
ドキュメント目次 x
1. アクセラレーション・スタック (インテル® Xeon® CPU & FPGA対応) コア・キャッシュ・インターフェイス (CCI-P) リファレンス・マニュアル
1. アクセラレーション・スタック (インテル® Xeon® CPU & FPGA対応) コア・キャッシュ・インターフェイス (CCI-P) リファレンス・マニュアル x
1.1. 本リファレンス・マニュアルについて 1.2. 概要 1.3. CCI-Pインターフェイス 1.4. AFUの要件 1.5. インテル® FPGAベーシック・ビルディング・ブロック 1.6. デバイス・フィーチャー・リスト 1.7. インテル® アクセラレーション・スタック (インテル® Xeon® CPU & FPGA対応) コア・キャッシュ・インターフェイス (CCI-P) リファレンス・マニュアルの改訂履歴
1.1. 本リファレンス・マニュアルについて x
1.1.1. 本リファレンス・マニュアルのご利用にあたり 1.1.2. 規則 1.1.3. 関連資料 1.1.4. アクセラレーション・スタック (インテル Xeon® CPU & FPGA対応) コア・キャッシュ・インターフェイス (CCI-P) リファレンス・マニュアルの頭字語一覧 1.1.5. アクセラレーションの用語集
1.2. 概要 x
1.2.1. FPGAインターフェイス・マネージャー (FIM) 1.2.2. インテルFPGAインターフェイス・ユニット (FIU) 1.2.3. メモリーおよびキャッシュ階層
1.2.2. インテルFPGAインターフェイス・ユニット (FIU) x
1.2.2.1. インテル® FPGA PAC向けFIU 1.2.2.2. インテルFPGA統合プラットフォーム向けFIU 1.2.2.3. FIU機能の比較
1.3. CCI-Pインターフェイス x
1.3.1. 信号情報 1.3.2. メインメモリーに対する読み出しおよび書き込み 1.3.3. 割り込み 1.3.4. UMsg 1.3.5. I/OメモリーへのMMIOアクセス 1.3.6. CCI-P Tx信号 1.3.7. Txヘッダーのフォーマット 1.3.8. CCI-P Rx信号 1.3.9. マルチキャッシュ・ライン・メモリー・リクエスト 1.3.10. バイト・イネーブル・メモリー・リクエスト (インテル FPGA PAC D5005) 1.3.11. そのほかの制御信号 1.3.12. プロトコルフロー 1.3.13. 順序付けの規則 1.3.14. タイミング図 1.3.15. CCI-P のガイダンス
1.3.2. メインメモリーに対する読み出しおよび書き込み x
1.3.2.1. メインメモリーからの読み出し 1.3.2.2. メインメモリーへの書き込み
1.3.8. CCI-P Rx信号 x
1.3.8.1. RxヘッダーおよびRxデータの形式
1.3.10. バイト・イネーブル・メモリー・リクエスト (インテル FPGA PAC D5005) x
1.3.10.1. バイト・イネーブルとフル・キャッシュ・ライン・アクセスの併用
1.3.12. プロトコルフロー x
1.3.12.1. アップストリーム・リクエスト 1.3.12.2. ダウンストリーム・リクエスト
1.3.13. 順序付けの規則 x
1.3.13.1. メモリーリクエスト 1.3.13.2. MMIOリクエスト
1.3.13.1. メモリーリクエスト x
1.3.13.1.1. メモリー書き込みフェンス 1.3.13.1.2. メモリーの一貫性の説明
1.4. AFUの要件 x
1.4.1. 必須AFU CSRの定義 1.4.2. AFUの検出フロー 1.4.3. AFU_ID
1. アクセラレーション・スタック (インテル® Xeon® CPU & FPGA対応) コア・キャッシュ・インターフェイス (CCI-P) リファレンス・マニュアル

1.3.13.2. MMIOリクエスト

FIUは、AFUのMMIOアドレス空間を64ビットのプリフェッチ可能な PCIe* BARにマッピングします。AFUのMMIOがマッピングされたレジスターに、読み出しの副作用はありません。これらのレジスターへの書き込みは、書き込みマージを許容します。

プリフェッチ可能なBARに関する詳細は、PCIeの仕様を参照ください。

AFUをターゲットとするMMIOリクエストは、 PCIe* リンクから受信した順序のとおりにAFUに送信されます。同様に、MMIO読み出し応答は、AFUがCCI-Pインターフェイスに送信した順序と同じ順序で PCIe* リンクに返されます。すなわちFIUは、AFUをターゲットとするMMIOリクエストまたは応答順序の変更を行いません。

IAプロセッサーは、 PCIe* BARをUCもしくはWCのメモリータイプとしてマッピングすることができます。表 39 に、UCおよびWCタイプのBARに対するIAの順序付けの規則が説明されています。

UC (キャッシュ不可) およびWC (ライトコンバイン) の順序付けの規則に関する詳細は、Intel Software Developers Manualを参照ください。

表 39.  MMIOの順序付けの規則
リクエスト メモリー属性 ペイロードサイズ メモリーの順序 備考
MMIO書き込み UC 4バイト、8バイト、または64バイト 強く順序付けられます 一般的なケース (ソフトウェアの動作)
WC 4バイト、8バイト、または64バイト (インテル® Advanced Vector Extensions 512 (インテル® AVX-512) が必要です) 弱い順序付けです 特別なケース
MMIO読み出し UC 4バイトまたは8バイト 強く順序付けられます 一般的なケース (ソフトウェアの動作)
WC 4バイトまたは8バイト 弱い順序付けです 特別なケース。ストリーミング読み出し (MOVNTDQA) は、より広い読み出しを引き起こす可能性があります。サポートされていません。
関連情報
レベル 2 の表題