1.3. CCI-Pインターフェイス

インテル® アクセラレーション・スタック (インテル® Xeon® CPU＆FPGA対応) コア・キャッシュ・インターフェイス (CCI-P) リファレンス・マニュアル

ダウンロード PDF

ID 683193

日付 11/04/2019

バージョン current

Public

インテルのみ表示可能 — GUID: npl1506232343683

Ixiasoft

CCI-Pは次のメモリーアドレス空間に実装します。

表 7. CCI-Pのメモリー・アクセス・タイプ
メモリータイプ	説明
メインメモリー	メインメモリーは、プロセッサーに接続され、オペレーティング・システムに公開されるメモリーです。AFUからメインメモリーへのリクエストはアップストリーム・リクエストと呼ばれます。後続の章では、メインメモリーは単純にメモリーと呼ばれます。
メモリーマップドI/O	I/Oメモリーは、ホストからAFUへのCCI-Pリクエストとして実装されます。MMIOは一般的に、AFU制御レジスターとして使用されます。このメモリーの実装方法および編成方法は、AFUデベロッパーによって異なります。AFUは、M20KまたはMLABのロジックを選択することが可能です。 CCI-Pインターフェイスは、メモリーマップドI/O (MMIO) リクエストを使用して、I/Oメモリーにアクセスするリクエスト形式を定義します。プロセッサーからI/Oメモリーへのリクエストは、ダウンストリーム・リクエストと呼ばれます。 AFUのMMIOアドレス空間サイズは256 kBです。

図 6. CCI-P信号次の図は、3つのTxチャネル、2つのRxチャネル、およびそのほかのいくつかの制御信号にグループ化されたすべてのCCI-P信号を表しています。

表 8. CCI-P信号
信号の種類	説明
TxまたはRx	フローの方向はAFUの視点からのものです。TxはAFUからFIUへのフローです。RxはFIUからAFUへのフローです。
チャネル	信号をグループ化したもので、それらによってリクエストまたは応答を完全に定義します。