インテルのみ表示可能 — GUID: gcg1549556420933
Ixiasoft
1.3.1. 信号情報
1.3.2. メインメモリーに対する読み出しおよび書き込み
1.3.3. 割り込み
1.3.4. UMsg
1.3.5. I/OメモリーへのMMIOアクセス
1.3.6. CCI-P Tx信号
1.3.7. Txヘッダーのフォーマット
1.3.8. CCI-P Rx信号
1.3.9. マルチキャッシュ・ライン・メモリー・リクエスト
1.3.10. バイト・イネーブル・メモリー・リクエスト (インテル FPGA PAC D5005)
1.3.11. そのほかの制御信号
1.3.12. プロトコルフロー
1.3.13. 順序付けの規則
1.3.14. タイミング図
1.3.15. CCI-P のガイダンス
インテルのみ表示可能 — GUID: gcg1549556420933
Ixiasoft
1.1.5. アクセラレーションの用語集
用語 | 略語 | 説明 |
---|---|---|
インテル® アクセラレーション・スタック (インテル® Xeon® CPU & FPGA対応) | アクセラレーション・スタック | インテルFPGAと インテル® Xeon® プロセッサー間において最高のパフォーマンスをもたらす接続を可能にする一連のソフトウェア、ファームウェアおよびツールです。 |
インテル®FPGA プログラマブル・アクセラレーション・カード (インテル® FPGA PAC) | インテル® FPGA PAC | インテル® FPGA PAC搭載の PCIe* アクセラレーター・カードです。 PCIe* バス上で インテル® Xeon® プロセッサーと接続するFPGAインターフェイス・マネージャー (FIM) を含みます。 |
FPGAを統合したインテル® Xeon® スケーラブル・プラットフォーム | FPGA統合プラットフォーム | インテル® Xeon® とFPGAが1つのパッケージになったプラットフォームで、インテル・ウルトラ・パス・インターコネクト (UPI) を使用し一貫したメモリービューを共有します。 |