インテルのみ表示可能 — GUID: prt1506253220391
Ixiasoft
1.3.1. 信号情報
1.3.2. メインメモリーに対する読み出しおよび書き込み
1.3.3. 割り込み
1.3.4. UMsg
1.3.5. I/OメモリーへのMMIOアクセス
1.3.6. CCI-P Tx信号
1.3.7. Txヘッダーのフォーマット
1.3.8. CCI-P Rx信号
1.3.9. マルチキャッシュ・ライン・メモリー・リクエスト
1.3.10. バイト・イネーブル・メモリー・リクエスト (インテル FPGA PAC D5005)
1.3.11. そのほかの制御信号
1.3.12. プロトコルフロー
1.3.13. 順序付けの規則
1.3.14. タイミング図
1.3.15. CCI-P のガイダンス
インテルのみ表示可能 — GUID: prt1506253220391
Ixiasoft
1.5. インテル® FPGAベーシック・ビルディング・ブロック
インテル® FPGAベーシック・ビルディング・ブロック (BBB) は、インテルが提供するIPで、ユーザーが各自のAFUでインスタンス化できるものです。BBBには、ソフトウェアに可視化されるタイプ (レジスター・インターフェイスを公開し、ソフトウェアとの通信が必要) と、ソフトウェアに可視化されないタイプ (ソフトウェアの通信を必要としない) の2つがあります。どちらのタイプの場合においても、AFUデベロッパーはハードウェアとソフトウェアをAFUに統合する責任を負います。
BBBの詳細については、「Intel FPGA Basic Building Blocks (BBB)」のWebページを参照ください。