インテルのみ表示可能 — GUID: sfo1400785975984
Ixiasoft
インテルのみ表示可能 — GUID: sfo1400785975984
Ixiasoft
1. Introduction to Intel® FPGA Design Flow for Xilinx* Users
更新対象: |
---|
インテル® Quartus® Prime デザインスイート 17.1 |
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ずこの翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。 |
This document is intended for Xilinx* designers who are familiar with the Xilinx* Vivado* software and want to convert existing Vivado* designs to the インテル® Quartus® Primeプロ・エディション software environment.
This application note starts with a description of the current Xilinx* and Intel® FPGA technologies and compares devices available for three different process technologies. It further highlights unique features of インテル® Stratix® 10, インテル® Arria® 10, and インテル® Cyclone® 10 GX devices supported in the latest edition of the インテル® Quartus® Primeプロ・エディション software.
The next chapter draws a parallel between the design flows in the インテル® Quartus® Primeプロ・エディション software and Xilinx* Vivado* software, comparing features whenever possible.
The following chapter provides guidelines to convert Vivado* designs to the インテル® Quartus® Primeプロ・エディション software, including Xilinx* IP Catalog modules and instantiated primitives. The last part of the chapter demonstrates how to translate device and design constraints.
This application note uses the latest information available for the インテル® Quartus® Primeプロ・エディション software version 17.1 and Xilinx* Vivado* Design Suite version 2017.2, supporting the latest programmable chips.