インテルのみ表示可能 — GUID: vkh1513978545359
Ixiasoft
3.3.1. Project Creation
3.3.2. Design Entry
3.3.3. IP Status
3.3.4. Design Constraints
3.3.5. Synthesis
3.3.6. Design Implementation
3.3.7. Finalize Pinout
3.3.8. Viewing and Editing Design Placement
3.3.9. Static Timing Analysis
3.3.10. Generation of Device Programming Files
3.3.11. Power Analysis
3.3.12. Simulation
3.3.13. Hardware Verification
3.3.14. View Netlist
3.3.15. Design Optimization
3.3.16. Techniques to Improve Productivity
3.3.17. Cross-Probing in the インテル® Quartus® Primeプロ・エディション Software
4.2.1.2.1. Memory Mode
4.2.1.2.2. Clocking Mode
4.2.1.2.3. Write and Read Operation Triggering
4.2.1.2.4. Read-During-Write Operation at the Same Address
4.2.1.2.5. Error Correction Code (ECC)
4.2.1.2.6. Byte Enable
4.2.1.2.7. Address Clock Enable
4.2.1.2.8. Parity Bit Support
4.2.1.2.9. Memory Initialization
4.2.1.2.10. Output Synchronous Set/Reset
インテルのみ表示可能 — GUID: vkh1513978545359
Ixiasoft
3.3.13.7. その他の Intel® FPGAデバッグツール
これら Intel® FPGAツールには、比較する Xilinx* ツールはありません。
Signal Probe
特長 | 一般的な使い方 |
---|---|
内部信号のインクリメンタル配線をI/Oピンに対してすると同時に、前回の配置配線の結果を保存します。 | 予備のI/Oピンがあり、少数の制御ピンの動作検証が必要な場合。このとき外部ロジック・アナライザーまたはオシロスコープのいずれかを使用します。 |
Logic Analyzer Interface
特長 | 一般的な使い方 |
---|---|
|
限られたオンチップメモリーと内部データバスの大規模なセットの検証に、外部ロジック・アナライザーを使用する場合。Tektronics* やAgilent* などのロジック・アナライザーのベンダーから提供されるるツールとの統合によって使いやすさが向上します。 |
In-System Memory Content Editor
特長 | 一般的な使い方 |
---|---|
オンチップメモリーを表示および編集が可能になります。 | Nios® IIプロセッサーに接続されていないオンチップメモリーの内容を表示・編集する場合。 このツールの使用は、システム内に Nios® IIデバッグコアを持たせたくない場合でも可能です。 |