インテルのみ表示可能 — GUID: kzp1644926051571
Ixiasoft
2.5.1. VREFソースと VREF ピン
2.5.2. VCCIO_PIO電圧に基づくI/O規格の実装
2.5.3. OCTキャリブレーション・ブロック要件
2.5.4. I/Oピンの配置要件
2.5.5. I/O規格の選択とI/Oバンク供給の互換性チェック
2.5.6. 同時スイッチング・ノイズ
2.5.7. 特別なピンの要件
2.5.8. 外部メモリー・インターフェイスのピン配置要件
2.5.9. HPS共有I/Oの要件
2.5.10. クロッキング要件
2.5.11. HPS共有I/Oの要件
2.5.12. 未使用ピン
2.5.13. 未使用のGPIOバンクの電圧設定
2.5.14. 電源シーケンス中のGPIOピン
2.5.15. GPIO入力ピンのドライブ強度の要件
2.5.16. 最大DC電流制限
2.5.17. 1.2 V I/Oインターフェイスの電圧レベルの互換性
2.5.18. Avalon® Streamingインターフェイス・コンフィグレーション・スキームのGPIOピン
2.5.19. I/Oレーンあたりの最大真の差動信号のレシーバーペア
インテルのみ表示可能 — GUID: kzp1644926051571
Ixiasoft
2.2. GPIO機能
GPIOインターフェイス内のI/Oバンクは、差動およびシングルエンドI/O規格をサポートします。GPIOバンクには、LVDS、RSDS、Mini-LVDS、およびLVPECL I/O規格と互換性のあるTrue Differential Signaling I/O規格を使用した、真の差動I/Oバッファーペアがあります。1つの真の差動バッファーペアが、真の差動チャネルを形成します。
差動I/O
- SERDESを使用する場合、真の差動バッファーの半分は専用のトランスミッター・チャネルをサポートし、残りの半分は専用の真のレシーバーチャネルをサポートします。専用のレシーバーとトランスミッター・チャネルの位置については、デバイスのピンアウトファイルを参照してください。
- SERDESを使用しない場合は、真の差動バッファーをトランスミッター・チャネルまたはレシーバーチャネルとして設定できます。各I/Oレーンは、最大6つのトランスミッター・チャネルと3つのレシーバーチャネルをサポートします。
- 差動電圧リファレンス形式の出力ピンは、真の差動出力ピンではありません。差動電圧リファレンス形式のI/O規格は、出力ピンの1つが反転している2つのシングルエンド出力ピンを使用します。
I/Oバッファーの電源ピン
VCCIO_PIO ピンと VCCPT ピンは、GPIOインターフェイス内のI/OバンクにあるI/Oバッファーに電力供給します。
I/Oバッファー機能
- シングルエンド非電圧リファレンス形式および電圧リファレンス形式のI/O規格
- 差動電圧リファレンス形式のI/O規格
- 真の差動トランスミッターとレシーバー
- シリアライザー/デシリアライザー (SERDES)
- プログラマブル・スルーレート
- プログラマブル・バスホールド
- プログラマブル・ウィーク・プルアップ抵抗
- 真の差動出力バッファー用のプログラマブル差動出力電圧 (VOD)
- プログラマブル・オープンドレイン出力
- キャリブレーションあり、およびキャリブレーションなしのオンチップ直列終端 (RS OCT)
- オンチップパラレル終端 (RT OCT)
- オンチップ差動終端 (RD OCT)
- ダイナミック・オンチップ・パラレル終端
- DDR4キャリブレーション付きの内部生成されたVREF
- 真の差動出力バッファー用のプログラマブル・プリエンファシス
- 電圧リファレンス形式のI/O規格用のプログラマブル・ディエンファシス