インテルのみ表示可能 — GUID: tlo1560912717126
Ixiasoft
2.5.1. VREFソースと VREF ピン
2.5.2. VCCIO_PIO電圧に基づくI/O規格の実装
2.5.3. OCTキャリブレーション・ブロック要件
2.5.4. I/Oピンの配置要件
2.5.5. I/O規格の選択とI/Oバンク供給の互換性チェック
2.5.6. 同時スイッチング・ノイズ
2.5.7. 特別なピンの要件
2.5.8. 外部メモリー・インターフェイスのピン配置要件
2.5.9. HPS共有I/Oの要件
2.5.10. クロッキング要件
2.5.11. HPS共有I/Oの要件
2.5.12. 未使用ピン
2.5.13. 未使用のGPIOバンクの電圧設定
2.5.14. 電源シーケンス中のGPIOピン
2.5.15. GPIO入力ピンのドライブ強度の要件
2.5.16. 最大DC電流制限
2.5.17. 1.2 V I/Oインターフェイスの電圧レベルの互換性
2.5.18. Avalon® Streamingインターフェイス・コンフィグレーション・スキームのGPIOピン
2.5.19. I/Oレーンあたりの最大真の差動信号のレシーバーペア
インテルのみ表示可能 — GUID: tlo1560912717126
Ixiasoft
2.4.1.1.1. RS OCT
インテルAgilexデバイスでは、シングルエンドおよび電圧リファレンス形式のI/O規格のキャリブレーションありとなしのRS OCTをサポートします。
OCTスキーム | 説明 |
---|---|
キャリブレーションなしのRS |
|
キャリブレーションありのRS |
|
図 7. キャリブレーションなしのRS OCTこの図では、出力トランジスターの固有インピーダンスとしてのRSについて示しています。
図 8. キャリブレーションありのRS OCTこの図では、出力トランジスターの固有インピーダンスとしてのRSについて示しています。
I/O規格 | キャリブレーションなしのRS OCT (Ω) | キャリブレーションありのRS OCT (Ω) |
---|---|---|
1.2 V LVCMOS | 34、40 | 34、40 |
SSTL-12 | 34、40 | 34、40 |
POD12 | 34、40 | 34、40 |
HSTL-12 | 34、40 | 34、40 |
HSUL-12 | 34、40 | 34、40 |
差動SSTL-12 | 34、40 | 34、40 |
差動POD12 | 34、40 | 34、40 |
差動HSTL-12 | 34、40 | 34、40 |
差動HSUL-12 | 34、40 | 34、40 |