インテルのみ表示可能 — Ixiasoft
2.5.1. VREFソースと VREF ピン
2.5.2. VCCIO_PIO電圧に基づくI/O規格の実装
2.5.3. OCTキャリブレーション・ブロック要件
2.5.4. I/Oピンの配置要件
2.5.5. I/O規格の選択とI/Oバンク供給の互換性チェック
2.5.6. 同時スイッチング・ノイズ
2.5.7. 特別なピンの要件
2.5.8. 外部メモリー・インターフェイスのピン配置要件
2.5.9. HPS共有I/Oの要件
2.5.10. クロッキング要件
2.5.11. HPS共有I/Oの要件
2.5.12. 未使用ピン
2.5.13. 未使用のGPIOバンクの電圧設定
2.5.14. 電源シーケンス中のGPIOピン
2.5.15. GPIO入力ピンのドライブ強度の要件
2.5.16. 最大DC電流制限
2.5.17. 1.2 V I/Oインターフェイスの電圧レベルの互換性
2.5.18. Avalon® Streamingインターフェイス・コンフィグレーション・スキームのGPIOピン
2.5.19. I/Oレーンあたりの最大真の差動信号のレシーバーペア
インテルのみ表示可能 — Ixiasoft
6.2.6. OCT Intel® FPGA IPのアーキテクチャー
図 49. OCT IPのトップレベル図この図では、OCT IPのトップレベル図について示しています。
OCT Intel FPGA IPのパワーアップ・モードのインターフェイス
パワーアップ・モードのOCT IPには、主要なインターフェイスが2つあります。
- 1つの入力インターフェイス。FPGA RZQパッドをOCTブロックに接続します。
- 1つの出力インターフェイス。I/Oバッファーに接続します。
図 50. OCTインターフェイス
OCT Intel FPGA IPのユーザーモードOCT
FitterはユーザーモードOCTを推測しません。ユーザーモードのキャリブレーションにOCTブロックを使用するには、OCT IPを生成する必要があります。IPは、calibration_request 信号と ack_recal 信号を使用して、コアとの間でキャリブレーション要求を送受信します。
FPGAコアは、OCT IPに対するキャリブレーション要求を開始します。これは、calibration_request 信号を少なくとも2 µsの間Highにアサートすることによって行われます。OCT IPは、コアに ack_recal 信号をアサートして、IPが要求を受信したことを示します。
OCT IPは、GPIO IPを使用するユーザーモードでのみ使用できます。GPIO IPからの terminationcontrol 信号をOCT IPの ser_data 信号に接続します。これには、RTL接続またはTERMINATION_CONTROL_BLOCK .qsf アサインメントを使用します。
図 51. OCT Intel® FPGA IPユーザーモードの接続
注: 単一のOCT IPで、最大12個のOCTブロックを制御できます。